$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

[미국특허] Low profile compliant leads 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • H05K-001/16
출원번호 US-0350276 (2006-02-09)
등록번호 US-8481862 (2013-07-09)
발명자 / 주소
  • Pai, Deepak K.
  • Graf, Melvin Eric
출원인 / 주소
  • General Dynamics Advanced Information Systems, Inc.
대리인 / 주소
    Ingrassia Fisher & Lorenz, P.C.
인용정보 피인용 횟수 : 1  인용 특허 : 28

초록

The present invention relates to a connector system for resiliently attaching and electrically connecting an integrated circuit chip to a circuit board using a plurality of leads. Each of the plurality of leads are sized and arranged to form a curved body having a first leg and a second leg with a c

대표청구항

1. A connector system for resiliently attaching and electrically connecting a first set of contacts substantially located on a first surface of a circuit chip to a second set of contacts substantially located on a second surface of a circuit board, the connector system comprising: a plurality of lea

이 특허에 인용된 특허 (28) 인용/피인용 타임라인 분석

  1. Stroupe, Hugh E., Assembly for attaching die to leads.
  2. Morris James B. (Bloomington MN), Ceramic IC package attachment apparatus.
  3. Zhu, Qi; Ma, Lunya; Sitaraman, Suresh K., Compliant off-chip interconnects.
  4. Chan Benson ; Desai Kishor V. ; Sherman John H., Compliant, surface-mountable interposer.
  5. DiFranco Dino F. (Mayfield Village OH) Clouser Sidney J. (Chardon OH), Copper foils for printed circuit board applications and procedures and electrolyte bath solutions for electrodepositing.
  6. DiFranco Dino F. (Mayfield Village OH) Clouser Sidney J. (Chardon OH), Electrodeposited foil with controlled properties for printed circuit board applications and procedures and electrolyte b.
  7. Baker, David R.; Wang, Hung-Ming, Graded metallic leads for connection to microelectronic elements.
  8. David R. Baker ; Hung-Ming Wang, Graded metallic leads for connection to microelectronic elements.
  9. Parthasarathi Arvind (North Branford CT) Mahulikar Deepak (Madison CT), Lead frames having a chromium and zinc alloy coating.
  10. Goldhammer Kurt R. (West Milford NJ), Lead wire array for a leadless chip carrier.
  11. Eldridge Benjamin N. ; Grube Gary W. ; Khandros Igor Y. ; Mathieu Gaetan L., Method of planarizing tips of probe elements of a probe card assembly.
  12. Sullivan Kenneth W., Methods for fabricating solderless printed wiring devices.
  13. Swamy N. Deepak (Austin TX), Printed circuit board having a land with an inwardly facing surface and method for manufacturing same.
  14. Brodsky, William Louis; Chan, Benson; Gaynes, Michael Anthony; Markovich, Voya Rista, Printed wiring board interposer sub-assembly.
  15. Morris James B. (Bloomington MN), Process for assembling integrated circuit packages.
  16. Phy William S. (Los Altos Hills CA), Process of forming a compliant lead frame for array-type semiconductor packages.
  17. Chen, Wei-Chen, Resilient contact element.
  18. Yama Yomiyuki,JPX ; Kobayashi Masao,JPX ; Shibata Jun,JPX ; Baba Shinji,JPX ; Watanabe Masaki,JPX, Semiconductor device with tape automated bonding element.
  19. Jimarez Miguel Angel ; Sarkhel Amit Kumar ; White Lawrence Harold, Solder hierarchy for chip attachment to substrates.
  20. Beroz Masud ; Karavakis Konstantine ; Distefano Thomas H., Structure and method for making a compliant lead for a microelectronic device.
  21. Kitahara Akira (585-4 ; Kamojima ; Kamojimacho Oe-gun Tokushima JPX), Surface mount components and semifinished products thereof.
  22. Kitahara Akira (585-4 ; Kamojima Oe-gun ; Tokushima JPX), Surface mount components and semifinished products thereof.
  23. Hugh E. Stroupe, Technique for attaching die to leads.
  24. Stroupe Hugh E., Technique for attaching die to leads.
  25. Stroupe Hugh E., Technique for attaching die to leads.
  26. Stroupe Hugh E., Technique for attaching die to leads.
  27. Stroupe Hugh E., Technique for attaching die to leads.
  28. Stroupe Hugh E., Technique for attaching die to leads.

이 특허를 인용한 특허 (1) 인용/피인용 타임라인 분석

  1. Ananiev, Sergey, Package with terminal pins with lateral reversal point and laterally exposed free end.

활용도 분석정보

상세보기
다운로드
내보내기

활용도 Top5 특허

해당 특허가 속한 카테고리에서 활용도가 높은 상위 5개 콘텐츠를 보여줍니다.
더보기 버튼을 클릭하시면 더 많은 관련자료를 살펴볼 수 있습니다.

섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로