최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기국가/구분 | United States(US) Patent 등록 |
---|---|
국제특허분류(IPC7판) |
|
출원번호 | US-0807769 (2010-09-14) |
등록번호 | US-8564359 (2013-10-22) |
우선권정보 | EP-10175672 (2010-09-07) |
발명자 / 주소 |
|
출원인 / 주소 |
|
대리인 / 주소 |
|
인용정보 | 피인용 횟수 : 2 인용 특허 : 13 |
A method and system for limiting the slew rate of the output voltage of one or more high side (HS) NMOS power switches is disclosed. A circuit arrangement configured to control a first NMOS switch is described. The arrangement comprises voltage provisioning means configured to supply a gate voltage
1. A circuit arrangement configured to control a first NMOS switch, the arrangement comprising: voltage provisioning means configured to supply a gate voltage to a gate terminal of the first NMOS switch;current provisioning means configured to provide a current;a first control stage configured to pr
※ AI-Helper는 부적절한 답변을 할 수 있습니다.