$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Autonomous, scalable, digital system for emulation of wired-or hardware connection 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • G06F-017/50
  • G06F-007/60
  • G06F-013/10
  • G06F-011/26
출원번호 US-0022647 (2011-02-08)
등록번호 US-8812287 (2014-08-19)
발명자 / 주소
  • Barus, Daniel J
출원인 / 주소
  • International Business Machines Corporation
대리인 / 주소
    McNamara, Margaret A
인용정보 피인용 횟수 : 1  인용 특허 : 22

초록

A method and device for preserving the wired-OR nature of the clock signal connection between two devices without a direct analog connection between the lines and in an infinitely scalable fashion. The method includes detecting a logic state at a first connector and a second connector and driving an

대표청구항

1. A method for emulating a wired-OR hardware connection, the method comprising: detecting a logic state at a first connector and a logic state at a second connector of a wired-OR logic control device;determining that a first node attached to the first connector is driving an active state;driving th

이 특허에 인용된 특허 (22)

  1. Barus,Daniel J.; Behrendt,Eileen M.; Biamonte,Jeffrey R.; Harrington,Raymond J.; Trifilo,Timothy M., Avoiding oscillation in self-synchronous bi-directional communication system.
  2. Anderson, Alma; Andrews, Paul, Bidirectional repeater using high and low threshold detection.
  3. Kumata, Ichiro, Bus emulation apparatus.
  4. Kirby Dean A. (San Diego CA) Rivier Jean E. F. (La Jolla CA), Centrally truncated NPY cyclic peptides.
  5. Vorbach, Martin; Münch, Robert, Circuit having a multidimensional structure of configurable cells that include multi-bit-wide inputs and outputs.
  6. Baraton Jean-Yves (Pibrac FRX) Rieusse Jean-Pierre (Verdun sur Garonne FRX) Sulmont Benjamin (Toulouse FRX), Digital bus simulator integrated in a system for automatically testing electronic packages embarked on an aircraft.
  7. Jurasek, David; Evans, Edward, Distributed time-multiplexed bus architecture and emulation apparatus.
  8. Tseng, Ping-Sheng, Emulation system with multiple asynchronous clocks.
  9. Young, Steven P., Integrated circuits with novel handshake logic.
  10. Tseng,Ping Sheng, Inter-chip communication system.
  11. Hilton, Howard; Rath, Darrin Dennis; Ringel, Gerald J., Method and apparatus for hierarchial system synchronization.
  12. Entani Naruto (Tokyo JPX), Method and arrangement of multiplexing serial data using wired-or.
  13. Barus, Daniel J.; Biamonte, Jeffrey R.; Harrington, Raymond J.; Trifilo, Timothy M., Method and system for providing bidirectional asynchronous communication.
  14. Agrawal, Om P.; Sharpe-Geisler, Bradley A.; Chang, Herman M.; Nguyen, Bai; Tran, Giap H., Methods for configuring FPGA's having variable grain components for providing time-shared access to interconnect resources.
  15. Whetsel, Lee D., OR gate connecting LVDS comparators to multiplexer.
  16. Young, Steven P., Pipelined unidirectional programmable interconnect in an integrated circuit.
  17. Sovenyi, Szabolcs, Simultaneous full-duplex communication over a single electrical conductor.
  18. Choy Garrett ; Graf ; III W. Alfred, Synchronous contention prevention logic for bi-directional signals.
  19. Regis, Robert T., System and method for arbitration of a plurality of processing modules.
  20. Robert T. Regis, System and method for arbitration of a plurality of processing modules.
  21. Worrell, Frank; Au, Keith D., Systems for implementing SDRAM controllers, and buses adapted to include advanced high performance bus features.
  22. Young Ronald J. (Mesa AZ) Core Ronald S. (Glendale AZ) Marino ; Jr. Joseph T. (Fountain Hills AZ), Wired “OR”bus evaluator for logic simulation.

이 특허를 인용한 특허 (1)

  1. Gray, Jan Stephen, Directional two-dimensional router and interconnection network for field programmable gate arrays, and other circuits and applications of the router and network.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로