최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기국가/구분 | United States(US) Patent 등록 |
---|---|
국제특허분류(IPC7판) |
|
출원번호 | US-0350889 (2012-01-16) |
등록번호 | US-8877606 (2014-11-04) |
발명자 / 주소 |
|
출원인 / 주소 |
|
대리인 / 주소 |
|
인용정보 | 피인용 횟수 : 0 인용 특허 : 29 |
A semiconductor substrate structure for manufacturing integrated circuit devices includes a bulk substrate; a lower insulating layer formed on the bulk substrate, the lower insulating layer formed from a pair of separate insulation layers having a bonding interface therebetween; an electrically cond
1. A method of implementing dual-depth shallow trench isolation (STI) formation in a semiconductor wafer, the method comprising: forming a hardmask layer over a double buried insulator back gate semiconductor-on-insulator substrate, the double buried insulator back gate semiconductor-on-insulator su
※ AI-Helper는 부적절한 답변을 할 수 있습니다.