최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기국가/구분 | United States(US) Patent 등록 |
---|---|
국제특허분류(IPC7판) |
|
출원번호 | US-0380853 (2009-03-03) |
등록번호 | US-8886696 (2014-11-11) |
발명자 / 주소 |
|
출원인 / 주소 |
|
대리인 / 주소 |
|
인용정보 | 피인용 횟수 : 3 인용 특허 : 221 |
Digital signal processing (“DSP”) circuit blocks that include multipliers of a certain basic size are augmented to enable the DSP block to perform multiplications that are larger than the basic multiplier size would otherwise permit. In some embodiments, the larger multiplication can have less than
1. Digital signal processing (“DSP”) block circuitry comprising: first and second multiplier circuits;first circuitry for selectively shifting bit positions of output signals of the first multiplier circuit relative to bit positions of output signals of the second multiplier circuit; andfirst circui
※ AI-Helper는 부적절한 답변을 할 수 있습니다.