$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

[미국특허] Master-slave flip-flop with reduced setup time 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • G11C-007/10
  • H03K-003/037
  • G11C-011/419
출원번호 US-0022872 (2013-09-10)
등록번호 US-8908449 (2014-12-09)
발명자 / 주소
  • Ramaraju, Ravindraraj
출원인 / 주소
  • Freescale Semiconductor, Inc.
인용정보 피인용 횟수 : 7  인용 특허 : 12

초록

A master stage (502) of a master-slave flip-flop (500) includes an input terminal (504) for receiving the data-in signal, an output terminal, and terminals for receiving first clock signals, a transmission gate (522) coupled to the input terminal and having an output terminal, a storage element (520

대표청구항

1. A parallel master-slave flip-flop (“PMSFF”) having an input terminal for receiving a data-in signal and an output terminal for outputting a data-out signal, comprising: a master stage comprising an input terminal for receiving the data-in signal, an output terminal, and terminals for receiving fi

이 특허에 인용된 특허 (12)

  1. Ramaraju,Ravindraraj, Circuitry for latching.
  2. Goel,Rajat; Klass,Edgardo F.; Demas,Andrew J.; Wen,Shih Chieh; Tam,Honkai, Combined multiplex or/flop.
  3. Ramaraju, Ravindraraj; Ashok, Ambica; Croxton, Cody B.; Ippolito, Peter M.; Kenkare, Prashant U., Data latch with minimal setup time and launch delay.
  4. Ramaraju, Ravindraraj; Bearden, David R.; Croxton, Cody B.; Kenkare, Prashant U., Data latch with structural hold.
  5. Partovi Hamid ; Burd Robert C. ; Salim Udin ; Weber Frederick ; Di Gregorio Luigi ; Draper Donald A., Dynamic latching device.
  6. Bajkowski,Maciej; Ramaraju,Ravindraraj; Russell,Andrew, Dynamic module output device and method thereof.
  7. Russell,Andrew C.; Hao,Jingfang, Dynamic scannable latch and method of operation.
  8. Ramaraju, Ravindraraj; Kenkare, Prashant U., Flip-flop having shared feedback and method of operation.
  9. Trivedi, Pradeep R.; Tam, Honkai, Low latency flop circuit.
  10. Hoxey, Paul Darren, Providing additional inputs to a latch circuit.
  11. DiMarco David P. (Chandler AZ) Nicholes James W. (Gilbert AZ) Smith Douglas D. (Mesa AZ), Sense amplifier and latching circuit for an SRAM.
  12. Ramaraju, Ravindraraj; Bearden, David R., Storage device having low power mode and methods thereof.

이 특허를 인용한 특허 (7)

  1. Kottapalli, Venkata; Pitkethly, Scott; Klingner, Christian; Gerlach, Matthew, Fast-bypass memory circuit.
  2. Ali, Shahid; Dharne, Shivraj, High throughput register file memory with pipeline of combinational logic.
  3. Yang, Jun; Lin, Hwong-Kwo; Chen, Hua; Li, Yong; Shen, Ju, Memory cell and memory.
  4. Kim, Min-Su; Berzins, Matthew; Kim, Jong-Woo, Multi-bit flip-flops and scan chain circuits.
  5. Kim, Min-Su; Berzins, Matthew; Kim, Jong-Woo, Multi-bit flip-flops and scan chain circuits.
  6. Gotterba, Andreas J.; Wang, Jesse S., Three state latch.
  7. Gotterba, Andreas J.; Wang, Jesse S., Three state latch.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로