$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Semiconductor device having a copper plug 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • H01L-023/48
  • H01L-023/52
  • H01L-029/40
  • H01L-023/532
  • H01L-021/02
  • H01L-023/00
출원번호 US-0069282 (2013-10-31)
등록번호 US-8922019 (2014-12-30)
발명자 / 주소
  • Farooq, Mukta G.
  • Kinser, Emily R.
  • Melville, Ian D.
  • Semkow, Krystyna W.
출원인 / 주소
  • International Business Machines Corporation
대리인 / 주소
    Ivers, Catherine
인용정보 피인용 횟수 : 0  인용 특허 : 22

초록

Disclosed is a semiconductor device wherein an insulation layer has a via opening with an aluminum layer in the via opening and in contact with the last wiring layer of the device. There is a barrier layer on the aluminum layer followed by a copper plug which fills the via opening. Also disclosed is

대표청구항

1. A semiconductor device comprising: a semiconductor substrate having a plurality of wiring layers wherein a last wiring level comprises a conductive material;an insulation layer formed on the last wiring layer, the insulation layer having a via opening formed therein to expose the conductive mater

이 특허에 인용된 특허 (22)

  1. Mei Sheng Zhou SG; Sangki Hong SG; Simon Chooi SG, Aluminum and copper bimetallic bond pad scheme for copper damascene interconnects.
  2. Howell, Wayne J.; Mendelson, Ronald L.; Motsiff, William T., Copper pad structure.
  3. Gardner Mark I. ; Hause Fred N., Copper-containing plug for connection of semiconductor surface with overlying conductor.
  4. Lu, Hong-Qiang; Burke, Peter A.; Catabay, Wilbur G., Dielectric barrier films for use as copper barrier layers in semiconductor trench and via structures.
  5. Lazovsky,David E.; Malhotra,Sandra G.; Boussie,Thomas R., Formation of a masking layer on a dielectric region to facilitate formation of a capping layer on electrically conductive regions separated by the dielectric region.
  6. Filipiak Stanley M. (Pflugerville TX) Gelatos Avgerinos (Austin TX), Method for capping copper in semiconductor devices.
  7. Braeckelmann Gregor ; Venkatraman Ramnath ; Herrick Matthew Thomas ; Simpson Cindy R. ; Fiordalice Robert W. ; Denning Dean J. ; Jain Ajay ; Capasso Cristiano, Method for forming a semiconductor device.
  8. Chine-Gie Lou TW, Method for forming copper dual damascene.
  9. Auda Bernard (Montlhery FRX), Method of forming a via-hole having a desired slope in a photoresist masked composite insulating layer.
  10. Bao, Tien-I; Chen, Bi-Trong; Chen, Ying-Ho, Method of forming dummy copper plug to improve low k structure mechanical strength and plug fill uniformity.
  11. Liu Chung-Shi,TWX ; Yu Chen-Hua,TWX, Method of increasing the stability of a copper to copper interconnection process and structure manufactured thereby.
  12. Modak, Anjaneya, Method of making a semiconductor device with aluminum capped copper interconnect pads.
  13. Chan Lap ; Li Sam Fong Yau,SGX ; Ng Hou Tee,SGX, Method to encapsulate copper plug for interconnect metallization.
  14. Chan, Lap; Li, Sam Fong Yau; Ng, Hou Tee, Method to encapsulate copper plug for interconnect metallization.
  15. Edelstein Daniel Charles ; McGahay Vincent ; Nye ; III Henry A. ; Ottey Brian George Reid ; Price William H., Robust interconnect structure.
  16. Zhao Bin (Austin TX) Vasudev Prahalad K. (Austin TX) Dubin Valery M. (Cupertino CA) Shacham-Diamand Yosef (Ithaca NY) Ting Chiu H. (Saratoga CA), Selective electroless copper deposited interconnect plugs for ULSI applications.
  17. Sune, Ching-Tzong, Self-aligned copper plating/CMP process for RF lateral MOS device.
  18. Abiru, Takahisa; Hatano, Keisuke, Semiconductor device and method for manufacturing the same.
  19. Gardner Mark I. ; Hause Fred N., Semiconductor fabrication employing copper plug formation within a contact area.
  20. Jolly Gurvinder (Orleans CAX) Yung Bud K. (Ottawa CAX), Tapering sidewalls of via holes.
  21. Coolbaugh,Douglas D.; Edelstein,Daniel C.; Eshun,Ebenezer E.; He,Zhong Xiang; Rassel,Robert M.; Stamper,Anthony K., Terminal pad structures and methods of fabricating same.
  22. Sailesh Chittipeddi ; Sailesh Mansinh Merchant, Wire bonding to copper.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로