최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기국가/구분 | United States(US) Patent 등록 |
---|---|
국제특허분류(IPC7판) |
|
출원번호 | US-0083348 (2013-11-18) |
등록번호 | US-9160321 (2015-10-13) |
발명자 / 주소 |
|
출원인 / 주소 |
|
인용정보 | 피인용 횟수 : 1 인용 특허 : 149 |
A power efficient multiplexer. In accordance with a first embodiment, a power efficient multiplexer comprises a transmission gate structure for selectively passing one of a plurality of input signals and a stacked inverter circuit for inverting the one of a plurality of input signals. Both the stack
1. A method comprising: outputting, from a latch circuit, at least one bit and a complement of the at least one bit;selectively passing one of a plurality of input signals by using the at least one bit and the complement; andindependently of the at least one bit and the complement and a state of a c
※ AI-Helper는 부적절한 답변을 할 수 있습니다.