$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Biocompatible electrodes and methods of manufacturing biocompatible electrodes 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • H01L-021/4763
  • H01L-021/768
  • H01L-021/3213
출원번호 US-0126057 (2009-10-26)
등록번호 US-9281239 (2016-03-08)
우선권정보 EP-08105674 (2008-10-27)
국제출원번호 PCT/IB2009/054736 (2009-10-26)
§371/§102 date 20110426 (20110426)
국제공개번호 WO2010/049881 (2010-05-06)
발명자 / 주소
  • Daamen, Roel
  • Merz, Matthias
출원인 / 주소
  • NXP B.V.
인용정보 피인용 횟수 : 0  인용 특허 : 12

초록

A biocompatible electrode is manufactured by depositing filling metal 36 and etching back the filling metal to the surface of the surrounding insulator 30. Then, a further etch forms a recess 38 at the top of the via 32. An electrode metal 40 is then deposited and etched back to fill the recess 38 a

대표청구항

1. A method of manufacturing a biocompatible electrode on a semiconductor device having a dielectric layer above at least one metallisation layer, the method comprising: etching a via in the dielectric layer and therein exposing the metallisation layer with via sidewalls extending from the metallisa

이 특허에 인용된 특허 (12)

  1. Mei Sheng Zhou SG; Sangki Hong SG; Simon Chooi SG, Aluminum and copper bimetallic bond pad scheme for copper damascene interconnects.
  2. Gabriel Calvin ; Weling Milind, Chemical wet etch removal of underlayer material after performing chemical mechanical polishing on a primary layer.
  3. Erb,Darrell M.; Avanzino,Steven; Woo,Christy Mei Chu, Composite tantalum capped inlaid copper with reduced electromigration and reduced stress migration.
  4. Noguchi, Junji; Ohashi, Naohumi; Saito, Tatsuyuki, Fabrication method for semiconductor integrated circuit device.
  5. Sethuraman Anantha R. ; Cook Lee Melbourne ; Wang Huey-Ming ; Wu Guangwei, Method for polishing a composite comprising an insulator, a metal, and titanium.
  6. Liu, Chi-Wen; Wang, Ying-Lang, Method of forming a copper damascene structure comprising a recessed copper-oxide-free initial copper structure.
  7. Uozumi Yoshihiro,JPX, Method of forming a copper oxide film to etch a copper surface evenly.
  8. Hasegawa Makiko,JPX ; Toyoda Yoshihiko,JPX ; Mori Takeshi,JPX ; Fukada Tetsuo,JPX, Method of making embedded wiring system.
  9. Gupta Subhash,SGX ; Ho Paul Kwok Keung,SGX ; Zhou Mei Sheng,SGX ; Chockalingam Ramasamy,SGX, Method to avoid copper contamination during copper etching and CMP.
  10. Zhou Mei Sheng,SGX ; Ho Paul Kwok Keung,SGX ; Gupta Subhash,SGX, Method to create a copper dual damascene structure with less dishing and erosion.
  11. Cowley,Andy; Kaltalioglu,Erdem; Hoinkis,Mark; Stetter,Michael, Reduction of the shear stress in copper via's in organic interlayer dielectric material.
  12. Yoshihiro Uozumi JP; Hisashi Okuchi JP; Soichi Nadahara JP; Yoshihiro Ogawa JP; Hiroshi Tomita JP, Semiconductor device and method of manufacturing the same.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로