$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

System and method for controlling a power generation system based on PLL errors 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • G05F-005/00
  • H02P-009/00
  • F03D-007/00
  • F03D-009/00
  • F03D-007/02
  • H02J-003/38
  • H02J-003/44
  • H02M-005/458
  • H02P-023/26
  • H02M-001/00
출원번호 US-0193755 (2014-02-28)
등록번호 US-9641113 (2017-05-02)
발명자 / 주소
  • Larsen, Einar Vaughn
  • Ren, Wei
  • Barker, Sidney Allen
출원인 / 주소
  • General Electric Company
대리인 / 주소
    Dority & Manning, P.A.
인용정보 피인용 횟수 : 0  인용 특허 : 30

초록

In one aspect, a method for controlling a power generation system may generally include determining a phase angle error associated with the power generation system, determining a scaling factor based on the phase angle error, generating a current command for controlling the operation of a power conv

대표청구항

1. A method for controlling a power generation system, the method comprising: determining, with a computing device, a phase angle error associated with tracking the power generation system based on measurement signals received from one or more voltage transducers;determining, with the computing devi

이 특허에 인용된 특허 (30)

  1. Schauder Colin D. (Murrysville PA), Advanced static var compensator control system.
  2. Idland Carsten H. (3450-B Mountain View Los Angeles CA 90066), Alarm system responsive to intrusion induced phase unbalance.
  3. Tanishima Hideaki,JPX ; Tomita Noriko,JPX ; Tomita Masato,JPX, Apparatus and method for demodulating data signals read from a recording medium.
  4. Li,Gabriel; Vecera,Dusan, Apparatus and method for limiting the overshoot and undershoot when turning on the spread spectrum of a reference signal.
  5. O'Sullivan Eugene,JPX, Auto-lock circuit guaranteeing low jitter in phase-locked loop frequency synthesizers irrespective of process variations.
  6. Kanai, Toshio, Data reproduction apparatus and method.
  7. Dosaka,Katsumi, Delay circuit with timing adjustment function.
  8. Dosaka,Katsumi, Delay circuit with timing adjustment function.
  9. Yoneda Satoshi,JPX, Digital PLL circuit.
  10. Clark Alan R. (Tucson AZ) Hutchins Robert A. (Tucson AZ) Patapoutian Ara S. (Westboro MA), Dual digital phase locked loop clock channel for optical recording.
  11. Lewis, Michael, Locked loop system.
  12. Boerstler David William ; Dreps Daniel Mark, Low gain voltage-controlled oscillator.
  13. Farmer Dominic Gerard (Milpitas CA), Method and apparatus for correction of GPS carrier phase measurement.
  14. Barker, Sidney A.; Klodowski, Anthony; D'Atre, John; Larsen, Einar; Drobnjak, Goran, Method and apparatus for operating electrical machines.
  15. Ramey Delvan A. ; Kaenel Vincent von, Method and apparatus for providing transient suppression in a central processor unit (CPU) phase locked loop clock (PLL) clock signal synthesis circuit.
  16. Larsen, Einar Vaughn; Klodowski, Anthony Michael; Barker, Sidney Allen, Method and systems for operating a wind turbine.
  17. Akyildiz, Ahmet; Shkidt, Alexei; Richmond, Gregory Jon, Methods, systems, and devices for power-on sequence for a circuit.
  18. Iinuma Yoshikazu,JPX, PLL circuit.
  19. Noboru Kawada JP; Takashi Kaku JP; Takeshi Asahina JP; Tohru Ogawa JP; Hideo Miyazawa JP, PLL controller, method of PLL control, and limiter.
  20. Hao, Jianbin; Zhu, Ning; Ke, Yanjing, PLLS covering wide operating frequency ranges.
  21. Kawamoto, Takashi, Phase locked loop.
  22. Eribes Ruben, Phase-locked loop system and method for modifying an output transition time.
  23. Yuan, Xiaoming; Tan, Zhuohui; Delmerico, Robert William; Weng, Haiqing; Seymour, Robert Allen, Phase-locked-loop circuit.
  24. Tan, Zhuohui; Delmerico, Robert William; Yuan, Xiaoming; Weng, Haiqing, Power conversion control system.
  25. Page, Joel; De Angel, Edwin; Lee, Wai Laing; Wang, Lei; Zheng, Hong Helena; Chow, Chung-Kai, Power on reset techniques for an integrated circuit chip.
  26. Wilson, James; Lahr, Lew; Patterson, Stuart; Boyko, Daniel, Powerup control of PLL.
  27. Ho, John C.; Stone, Charles; McClelland, Thomas, Precision oven-controlled crystal oscillator.
  28. Ho, John C.; Stone, Charles; McClelland, Thomas, Precision oven-controlled crystal oscillator.
  29. Jackson Frederick S. (Glasgow GB2) Henry Michael D. (Southampton GB2) Leaver David (Hassocks GB2) Wright-Boulton Neil (Havant GB2), Synchronization apparatus.
  30. Ralph Duncan ; Tom W. Kwan, System and method for narrow band PLL tuning.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로