$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Circuit for controlling an acceleration, braking and steering system of a vehicle 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • B60R-016/023
  • B60W-050/023
  • B62D-005/04
  • B60L-003/00
  • G06F-011/16
  • B60W-050/00
  • B60W-050/029
출원번호 US-0176293 (2014-02-10)
등록번호 US-10202090 (2019-02-12)
우선권정보 DE-10 2013 202 253 (2013-02-12)
발명자 / 주소
  • Arnold, Roland
  • Kotrotsios, Georg
출원인 / 주소
  • Schaeffler Paravan Technologie GmbH & Co. KG
대리인 / 주소
    Collard & Roe, P.C.
인용정보 피인용 횟수 : 0  인용 특허 : 27

초록

A circuit for controlling an acceleration, braking and steering system of a vehicle having at least two separate motors for actuating the acceleration and braking system, at least two separate motors for actuating the steering system and at least one electronic control unit for controlling the motor

대표청구항

1. A circuit for controlling acceleration, braking and steering of a vehicle having at least two separate motors for actuating an acceleration and braking system, at least two separate motors for actuating the steering system and at least one electronic control unit for controlling the at least two

이 특허에 인용된 특허 (27)

  1. McLoughlin, Michael; Griffin, Gerry, Apparatus and method for accessing a mass storage device in a fault-tolerant server.
  2. Vogel Thomas,DEX ; Thurner Thomas,DEX, Braking and steering system for a vehicle.
  3. Morath, Erwin; Zink, Eduard; Treuer, Joachim, Control system for construction machines and method for operating the control system.
  4. Kalyanasundharam,Vydhyanathan; Hughes,William A.; Madrid,Philip E.; White,Scott A.; Naini,Ajay, Core redundancy in a chip multiprocessor for highly reliable systems.
  5. Larry J. Yount, Critical control adaption of integrated modular architecture.
  6. Takeda Toshihiko,JPX ; Egami Tsuneyuki,JPX, Electric automotive vehicle control apparatus.
  7. Hirata, Sanae, Electronic control system and method having monitor program monitoring function.
  8. Shimamura,Kotaro; Ikeda,Naohiro; Takehara,Takeshi, Fail-safe controller.
  9. Disser, Robert J.; Degoul, Paul M.; Tracht, Steven L., Fail-silent node architecture.
  10. Hihara Hiroki,JPX, Fault tolerant computer employing double-redundant structure.
  11. Papenberg Robert L. (San Jose CA) Yang Runchan D. (San Jose CA) Wotring David H. (San Jose CA) Rydhan Mohammad F. (San Jose CA) Voloshin Paul (San Jose CA) Talaat Mohamed M. (Mountain View CA), Fault tolerant memory system.
  12. Jewett Douglas E. ; Bereiter Tom ; Vetter Bryan ; Banton Randall G. ; Cutts ; Jr. Richard W. ; Westbrook Donald C. ; Fey ; Jr. Krayn W. ; Posdro John ; Debacker Kenneth C. ; Mehta Nikhil A., Fault-tolerant computer system with online recovery and reintegration of redundant components.
  13. Somers, Jeffrey S.; Huang, Wen-Yi; Tetreault, Mark D.; Wegner, Timothy M., Fault-tolerant computer system with voter delay buffer.
  14. Kikuchi Toshio (Tokyo JPX), High-reliability computer system.
  15. McIntyre Melville D. W. (Bellevue WA) Sebring David L. (Snohomish WA), Integrated fault-tolerant air data inertial reference system.
  16. Bauer, Torsten, Method and arrangement for the mutual monitoring of control units.
  17. Mueller, Bernd; Angerbauer, Ralf; Boehl, Eberhard; von Collani, Yorck; Gmehlich, Rainer, Method and device for a switchover and for a data comparison in a computer system having at least two processing units.
  18. Somers, Jeffrey S.; Tetreault, Mark D.; Wegner, Timothy M., Method and system for upgrading fault-tolerant systems.
  19. Kanekawa, Nobuyasu; Arimitsu, Hitoshi; Yasumasu, Takashi; Matsuyama, Hideki, Microcontroller utilizing redundant address decoders and electronic control device using the same.
  20. Yamada, Hiromichi; Kanekawa, Nobuyasu; Sakata, Teruaki, Microcontroller, control system and design method of microcontroller.
  21. Yamada, Hiromichi; Kanekawa, Nobuyasu; Sakata, Teruaki, Microcontroller, control system and design method of microcontroller.
  22. Fennel Helmut,DEX ; Kant Bernhard,DEX ; Esselbrugge Herman,DEX ; Zydek Michael,DEX ; Giers Bernhard,DEX, Microprocessor arrangement for a vehicle-control system.
  23. Freydel, Lev, Multiple redundant computer system combining fault diagnostics and majority voting with dissimilar redundancy technology.
  24. Fuchs Stephen ; Wardrop Andrew J., Non-interrupting power control for fault tolerant computer systems.
  25. Okamoto Hiromu,JPX ; Tanabe Takashi,JPX ; Abe Kaoru,JPX ; Ohno Tsugihiko,JPX ; Hatashita Toyohito,JPX ; Kamemaru Toshihisa,JPX ; Kaneda Norihisa,JPX ; Katoh Mamoru,JPX ; Soga Masakazu,JPX, Processing board, a computer, and a fault recovery method for the computer.
  26. McClary Charles R. (Spring Lake Park MN), Redundant processing system architecture.
  27. Asaumi,Hisao; Tsurumiya,Osamu; Kitazawa,Hirokazu; Suto,Shinji; Yoshida,Junichi; Sugano,Tomoaki; Morishita,Fumihiro; Horii,Hiroaki, Steering apparatus.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로