초록 ▼

디지털 필터의 VLSI 구현시 디지털 시스템의 유한한 워드문에 전달함수의 계수들과 시스템내의 신호들은 반드시 양자화 되어야 하고, 그 결과 입출력 관계는 이상적인 계산치에서 벗어나게 된다. 최대 전력 전달 조건을 만족시키도록 디자인된아날로그 복종단 무손실(lossless) 회로망을 디지털 영역으로 변환한 WDF(Wave DigitalFilter)는 무손실 회로망의 좋은 통과 대역 특성을 그대로 이어 받아서 디지털 VLSI 구현시적은 워드 길이로도 좋은 주파수 특성을 나타낸다.아날로그에서 어떤 타입의 필터를 디지털로

디지털 필터의 VLSI 구현시 디지털 시스템의 유한한 워드문에 전달함수의 계수들과 시스템내의 신호들은 반드시 양자화 되어야 하고, 그 결과 입출력 관계는 이상적인 계산치에서 벗어나게 된다. 최대 전력 전달 조건을 만족시키도록 디자인된아날로그 복종단 무손실(lossless) 회로망을 디지털 영역으로 변환한 WDF(Wave DigitalFilter)는 무손실 회로망의 좋은 통과 대역 특성을 그대로 이어 받아서 디지털 VLSI 구현시적은 워드 길이로도 좋은 주파수 특성을 나타낸다.아날로그에서 어떤 타입의 필터를 디지털로 변환했느냐에 따라 여러 종류의 WDF가존재하지만 제자형 WDF는 디자인하고자 하는 필터의 특성이 매우 좁은 천이 대역을 가질때 다른 형태의 필터에 비해 더 좋은 감도를 갖는다. 이러한 좁은 천이 대역 필터는 이동통신, 심전도계를 비롯한 의료장비 등에서 많이 요구되므로 이 경우 제자형 WDF를 이용하면 적은 워드길이를 가지고도 효율적인 VLSI 구현이 가능하다.본 연구에서는 아날로그 회로망에 관한 지식 없이 디지털 영역에서 직접 제자형 WDF를 구현하는 새로운 방법을 제시하였다. 이 방법은 전송 영점을 구현하는 어뎁터의 조합을 하나의 모듈로 여기고 처리하는 것으로 모듈이 포함하고 있는 파라미터를 동시에 구하여극-영점 상쇄를 하기 때문에 어뎁터의 파라미터를 구할 때마다 극-영점 상쇄가 필요한 기존의 방법에 비해 극-영점 상쇄 횟수를 1/3로 줄여 에러의 누적을 감소시킴으로써 기존의방법보다 간단하면서도 얻어지는 파라미터의 정확도 면에서도 좋은 값을 얻을 수 있음을 보였다. 제시한 방법은 최근에 제안된 전역통과 함수를 이용하여 LBR 필터를 구현하는 방법과 조합하여 사용될 수 있으며 이때 극-영점 상쇄 횟수의 감소로 구현 절차는 더욱 간소해지고 파라미터 정확도는 더욱 향상 될 것이다.제자형 WDF의 구현시 디자인된 필터의 critical path가 필터의 차수에 따라 길어지게되어 고속의 데이타 처리가 요구될 때 사용이 어렵다는 단점을 극복하기 위해 제자형 WDF의 파이프라인 방법이 최근에 제시되었다. 그러나 이 방법으로 제자형 WDF를 파이프라인 구조로 구현할 경우 파이프라인하기 전의 TTI 구조에 비해 약 1.6∼2배 정도의 하드웨어가 증가하게 된다. 본 연구에서는 파이프라인 시 증가하는 하드웨어를 줄이는 방안으로아날로그 회로망 합성법에서 얻어진 사실을 파이프라인에도 적용하여 기존의 방법에 비해약 25%의 하드웨어 감소를 얻을 수 있음을 보였다.본 연구에서는 제자형 WDF를 효율적으로 구현하기 위한 방안의 하나로 CSD 표현을이용한 VLSI 구현 방안을 제시하였으며, 이 방법을 적용하여 제자형 WDF의 VLSI 구현 시효율적인 곱셈기를 설계할 수 있도록 하였다. 또한 제자형 WDF의 ASIC 제작 시 각 어뎁터의 라이브러리화를 통한 용이한 구현을 위하여 각 어뎁터에 대한 VHDL 코드와 합성예를 보였다.

Abstract ▼

When a digital filter transfer function is implemented using adigital system, it invariably involves quantization of signals and coefficients due to finiteword-length of the digital system. As a result, the overall input-output behavior isnot ideal. Classical doubly-terminated lossless netw

When a digital filter transfer function is implemented using adigital system, it invariably involves quantization of signals and coefficients due to finiteword-length of the digital system. As a result, the overall input-output behavior isnot ideal. Classical doubly-terminated lossless networks designed to meet maximumavailable power bounds are known to have good passband sensitivity. WDFs (WaveDigital Filters) are a family of filter structures derived by imitating these networks andconsequently the WDF exhibits very low passband sensitivity. Among many types ofWDFs, ladder WDFs exhibit much better characteristics especially when the desiredfilter has sharp transition and narrow band. Thus, a ladder WDF can be implementedusing a smaller word-length than other filters satisfying the sharp transition and narrowband specifications.In this research, new ladder WDF synthesis method in digital domain is proposed.By this approach, adaptor combinations realizing some transmission zeros are regardedas one module and pole-zero cancellation is performed after all the parameters in amodule are calculated. In conventional approaches, pole-zero cancellation is performedeach time an adaptor parameter is calculated. Thus, the number of pole-zerocancellations in the proposed method is only a third of the conventional methods, whichnot only reduces numerical error propagation during the filter synthesis but alsosimplifies the filter synthesis procedures. The validity of the proposed method isdemonstrated by an example. Our approach can be combined other LBR filtersynthesis methods such as allpass function based synthesis approach to give betternumerical performance.Recently, a pipeline method for ladder WDFs was proposed by which the length ofthe critical path can be chosen optimally depending upon applications such that both thespeed and the power consumption requirements are satisfied at the same time.However, the hardware increase of the pipelined ladder WDF is about 1.6∼2 timescompared with the nonpipelined filter. We propose a new ladder WDF pipelininemethod which reduces the hardware overhead by 25% compared with the previouspipeline method.To efficiently implement ladder WDFs, we studied the subject of constantmultiplication through the use of CSD (Canonic Signed Digit) format and the removal ofsign-bit extension parts. Each adaptor of ladder WDFs was simulated using VHDLcodes, which can be used as a library for efficient VLSI implementation of ladderWDFs.

목차 Contents

• 표지...1
• 제출문...2
• 연구계획서 요약문...3
• 연구결과요약문(국문)...4
• 연구결과요약문(영문)...5
• 목차...6
• 제 1 장 서론...7
• 제 2 장 WDF(Wave Digital Filter)...10
• 2.1 복종단 무손실 회로망...10
• 2.2 WDF의 전형적인 디자인 방법...10
• 2.3 제자형 WDF 합성...12
• 2.4 어뎁터의 VHDL 설계...21
• 제 3 장 새로운 제자형 WDF 합성 방법...26
• 3.1 제자형 WDF를 합성하기 위한 새로운 접근 방법...26
• 3.2 디자인 예제...29
• 제 4 장 제자형 WDF의 파이프라인...34
• 제 5 장 CSD(Canonic Signed Digit) 표현을 이용한 VLSI 구현...40
• 제 6 장 결론...43
• 제 7 장 참고 문헌...44
• 연구수행관련 논문발표목록서...45
• 자체평가서...46