초록 ▼

·0.35㎛ CMOS 제조공정을 이용한 25V/60V급 고전압 소자 및 공정 설계
·측정치와 비교하여 오차 범위가 10% 이내가 되도록 150V/300V급 고전압 소자 SPICE 모델링 및 SPICE parameter 추출
·150V/300V급 고전압 회로에서 잡음 때문에 발생되는 아날로그 회로의 정확도 범위가 10% 이내가 되도록 Design Guideline 설정
·150V/300V급 IP 개발(고전압 및 저전압 ASIC Library 개발)
-고전압 출력 버퍼 및 구동 회로, 각종 감지 및 보호회로

·0.35㎛ CMOS 제조공정을 이용한 25V/60V급 고전압 소자 및 공정 설계
·측정치와 비교하여 오차 범위가 10% 이내가 되도록 150V/300V급 고전압 소자 SPICE 모델링 및 SPICE parameter 추출
·150V/300V급 고전압 회로에서 잡음 때문에 발생되는 아날로그 회로의 정확도 범위가 10% 이내가 되도록 Design Guideline 설정
·150V/300V급 IP 개발(고전압 및 저전압 ASIC Library 개발)
-고전압 출력 버퍼 및 구동 회로, 각종 감지 및 보호회로 설계
-Booster, Regulator 및 Level shift 회로 기술 개발
·150V/300V급 고전압 소자에 영향을 주지 않으면서 열 방출을 효율적으로 할 수 있는 metal routing 기술 개발

Abstract ▼

·Design of 25V/60V high voltage devices using 0.35㎛ CMOS process
·SPICE modeling and parameter extraction for 150V/300V high voltage devices
·Analysis and circuit modeling for substrate noise through silicon substrate and metal lines in the 150V/300V HVICs
·Design of 150V/300V IP for HV and

·Design of 25V/60V high voltage devices using 0.35㎛ CMOS process
·SPICE modeling and parameter extraction for 150V/300V high voltage devices
·Analysis and circuit modeling for substrate noise through silicon substrate and metal lines in the 150V/300V HVICs
·Design of 150V/300V IP for HV and LV ASIC library
-HV output buffer and driver circuit, sensing circuits and protection circuits
-Booster, regulator and level shift circuits
·Development of metal routing for efficient heat sink without affecting operation of 150V/300V HV devices

목차 Contents

• 제 1 장. 서론 ... 9
• 제 2 장. 국내외 기술개발 현황 ... 11
• 제 1 절. 국외의 연구개발 실적 ... 11
• 제 2 절. 국내의 연구개발 실적 ... 11
• 제 3 절. 현 기술상태의 취약성 ... 12
• 제 3 장. 연구개발 수행 및 결과 ... 13
• 제 1 절. 제 1 절 1 차년도 연구개발 결과 ... 13
• 1. 0.35$\mu m$ CMOS 공정을 이용한 고전압 소자 설계 ... 13
• 가. 25V급 고전압 소자 설계 ... 13
• 나. 60V급 고전압 소자 설계 ... 17
• 다. 새로운 구조의 25V/60V급 양방향 고전압 소자 설계 ... 19
• 2. 150V/250V급 SOI EDMOSFET 소자 설계 ... 20
• 3. 150V/250V급 고전압 소자 모델링 ... 27
• 가. 채널 영역에서 전류방정식 ... 28
• 나. 드리프트 영역에서 전류방정식 ... 29
• (1) 게이트와 겹쳐진 드리프트 영역에서 선형전류 ... 30
• (2) 실린더 접합면이 있는 드리프트 영역에서 선형전류 ... 31
• (3) 필드플레이트 아래에 있는 드리프트 영역에서 선형전류 ... 32
• (4) 필드플레이트가 없는 드리프트 영역에서 선형전류 ... 33
• (5) 드리프트 영역에서 유사포화 전류 ... 33
• 다. 온도에 영향을 받는 모델 파라미터 ... 36
• (1) 이동도 ... 36
• (2) 문턱전압 ... 37
• 라. 간단한 열회로망의 열류방정식 ... 38
• 마. 고전압 MOS 소자의 열류방정식 ... 40
• 바. 모델의 계산 순서도 ... 43
• 사. 모델의 검증 ... 45
• 4. 150V/250V급 SOI 고전압 집적회로에서 기판 잡음 분석 및 모델링 ... 52
• 가. 기판 잡음 발생 원인 및 경로 ... 52
• 나. 고전압 회로에서 발생되는 기판 잡음 분석 ... 53
• 다. SOI 웨이퍼상의 기판 잡음 분석 ... 54
• 라. 기판 잡음을 감소시키기 위한 설계 방법 ... 60
• 마. 기판 잡음의 회로 모델링 ... 63
• 제 2 절. 제 2 절 2차년도 연구개발 결과 ... 65
• 1. 150V/250V급 고전압 집적회로의 ESD 보호회로 설계 ... 65
• 가. ESD 통과 조건 ... 65
• 나. ESD로부터 고전압 출력회로를 보호하기 위한 회로에 사용 가능한 소자 ... 66
• 다. ESD에 의한 전류가 흐를 때 열 특성 ... 69
• 라. ESD가 인가되었을 때 ESD 보호회로의 특성 ... 72
• 마. 결 론 ... 82
• 2. 0.35$\mu m$ CMOS 공정을 사용한 ESD 보호회로 설계 ... 83
• 가. ESD 보호회로의 구조 및 시뮬레이션 ... 83
• 나. Layout 설계 ... 84
• 다. 측정 결과 ... 85
• 3. 열방출을 위한 metal routing ... 85
• 4. IP 회로 설계 ... 89
• 가. overtemperature 감지회로 및 보호회로 ... 89
• 나. 과전류 감지회로 및 보호회로 ... 90
• 다. 과전압 감지회로 및 보호회로 ... 91
• 라. level-shift 회로 ... 93
• 마. DC-DC converter ... 94
• 바. 고속 데이터 수신회로 ... 96
• 사. 다단계 충전회로 ... 98
• 아. 저소비전력을 위한 출력회로 ... 99
• 제 4 장. 연구개발 목표 달성도 및 대외기여도 ... 102
• 제 1 절. 연구개발 목표 달성도 ... 102
• 제 2 절. 대외기여도 ... 103
• 제 5 장. 연구개발결과의 활용계획 ... 105
• 제 6 장. 참고문헌 ... 107