초록 ▼

본 과제의 목표는 FPGA를 이용하여 우주용 DBC(On-Board Compute.) 보드를 소형화/경량화하고, 위성에 실제 적용할 수 있는 수준의 OBC를 개발하는 것이다.
세부 항목으로 CPU 32비트, 50MIPS이상, Fault Tolerant 구조를 가지며, FPGA를 통한 EDAC 회로 구현, 100K bps 이상의 통신 채널 구현, Watchdog Timer 구현, 각종 제어 신호 구현을 포함한다.
본 과제는 우주환경에 대한 조사 및 우주 환경을 위한 부품 규격 등의 기준을 기반으로, 32비트 지원 가능한 P

본 과제의 목표는 FPGA를 이용하여 우주용 DBC(On-Board Compute.) 보드를 소형화/경량화하고, 위성에 실제 적용할 수 있는 수준의 OBC를 개발하는 것이다.
세부 항목으로 CPU 32비트, 50MIPS이상, Fault Tolerant 구조를 가지며, FPGA를 통한 EDAC 회로 구현, 100K bps 이상의 통신 채널 구현, Watchdog Timer 구현, 각종 제어 신호 구현을 포함한다.
본 과제는 우주환경에 대한 조사 및 우주 환경을 위한 부품 규격 등의 기준을 기반으로, 32비트 지원 가능한 Power PC 603e CPU 기반의 보드를 개발하였다.
개발한 보드의 특징은
외부 클럭이 25㎒이며, CPU는 내부 클럭 150㎒로 동작하여 50MIPS 이상을 지원하며, 메인 CPU와 보조 CPU를 이용한 CPU의 SEU 오류 검출 가능한 fault Tolerant 한 구조이며, TMR Logic이 FPGA에 구현되어 메모리를 보호하여 SEU를 극복하는 구조이며, FPGA를 통하여 115.2K bps의 SCC(Serial Communication Controller)를 구현하여 look bps 이상의 통신 채널이 가능하며, 추가적으로 송수신 데이터의 패킷단위 처리와 CAN 코어 구현을 통한 통신이 가능하며, WatchDog Timer를 FPGA 내부에 두어 프로그램 오류에 대한 극복이 가능하며, 보드 체크를 위한 LED와 LCD가 있다.

Abstract ▼

In this study, We developed Satellite On-Board Computer(OBC) which is small size and light weight by using FPGAs.
Developed OBC is fault tolerant structure system which has 32 bit CPU over 50 MIPS, and EDAC(Error Detection and Correction) logic is built in FPGA and more than 100K bps communicatio

In this study, We developed Satellite On-Board Computer(OBC) which is small size and light weight by using FPGAs.
Developed OBC is fault tolerant structure system which has 32 bit CPU over 50 MIPS, and EDAC(Error Detection and Correction) logic is built in FPGA and more than 100K bps communication channel is also built in and watchdog logic is embedded.
First, We studied space environment and electronic parts standard which can use in space and we finally developed Power PC 603e based OBC board.
The feature of OBC board is as follow.
External clock is 25MHz and Internal CPU clock is 150MHz and support more than 50 MIPS.
SEU(Single Event Upset) error of CPU can be detected by having additional secondary CPU.
External memory is strongly protected by using TMR (Tripple Modular Redundancy) method in FPGA.
OBC board has Fault tolerant structrure which has dual CPU, TMR Memory and Watchdog logic.
High speed serial commnuaction logic is developed in FPGA. so more than 100K bps communication can use and also can use transmit/receive data pakcet processing.
CAN (Control Area Network) core logic is also built in FPGA and can communicate another CAN Network Unit.
OBC board has debugging parts such as LEDs and LCD with which we developed more easily.

목차 Contents

• 제 1 장. 연구개발과제의 개요...11
• 1 절 연구 개발의 목적...11
• 2 절 연구 개발의 필요성...11
• 1 기술적 측면...11
• 2 경제ㆍ산업적 측면...12
• 3 절 연구 개발의 범위...13
• 1 연구개발의 최종범위...13
• 2 연차별 연구개발 범위...13
• 제 2 장. 국내외 기술 개발 현황...15
• 1 절 위성용 보드 개발 현황...15
• 1 외국의 경우...15
• 2 국내의 경우...16
• 3 조사연구개발사례에 대한 평가...16
• 제 3 장. 연구개발수행 내용 및 결과...17
• 1 절 인공위성의 동작 환경 및 규격 연구...17
• 1 개요...17
• 2 지군 주변 우주 환경...18
• 3 발사환경...23
• 4 전자 부품의 규격...24
• 5 위성 탑재용 장비의 설계 요소...25
• 6 싱글 이벤트 영향 및 극복 방법...26
• 2 절 부품의 선정...31
• 1 CPU 선정...31
• 2 FPGA 선정...35
• 3 SRAM 선점...44
• 3 절 소형화 OBC 보드 개발...46
• 1 보드 개발...46
• 2 소형화 OBC 로직 구현...83
• 4 절 소형화 OBC 보드 분석...139
• 1 SEU 메커니즘 및 모델링...139
• 2 메모리 SEU 확률 해석 및 워쉬 주기...140
• 3 과학기술위성 1호 모델과의 비교...148
• 5 절 연구 결과...151
• 1 보드 개발...151
• 2 인공위성의 환경에 대한 연구와 SEU 영향 분석...153
• 제 4 장. 목표 달성도 및 관련 분야에의 기여도...155
• 1 절 연구 개발 목표의 달성도...155
• 2 절 관련 분야에의 기여도...156
• 1 관련 분야 기술 발전에의 기여도...156
• 2 여구 성과의 우수성...157
• 3 연구 결과의 파급 효과...157
• 제 5 장. 연구 개발 결과의 활용 계획...159
• 1 절 추가 연구의 필요성...159
• 2 절 타 연구에의 응용 및 기업화 추진 방안...159
• 1 타 연구에의 활용 방안...159
• 2 기업화 추진 방안...159