초록 ▼

실리사이드는 천이금속과 실리콘이 결합된 것으로 반도체 공정에서 주로 게이트 상부와 소오스, 드레인의 상부에 선태적으로 생성시켜 금속배선층과 실리콘층과의 확산 반응을 방지하고 전기적으로 저저항을 유지하는 기능을 살리사이드(self-aligned silicide) 공정을 통하여 구현한다.[Song 2000]
이러한 실리사이드 재료로 최근의 최소선폭 0.5 $\mum$급 이하의 고성능 CMOS 소자에 대부분 탑재되고 있으며, 특히 최소선폭이 0.1 $\mum$급까지 발전한 최근에는 약 15 ㎚

실리사이드는 천이금속과 실리콘이 결합된 것으로 반도체 공정에서 주로 게이트 상부와 소오스, 드레인의 상부에 선태적으로 생성시켜 금속배선층과 실리콘층과의 확산 반응을 방지하고 전기적으로 저저항을 유지하는 기능을 살리사이드(self-aligned silicide) 공정을 통하여 구현한다.[Song 2000]
이러한 실리사이드 재료로 최근의 최소선폭 0.5 $\mum$급 이하의 고성능 CMOS 소자에 대부분 탑재되고 있으며, 특히 최소선폭이 0.1 $\mum$급까지 발전한 최근에는 약 15 ㎚ 정도 두께의 저저항 실리사이드를 형성하기 위해 새로운 실리사이드 물질이 연구되고 있다.
기존의 메모리 제품에 많이 탑재되고 ${TiSi}_2$와 ${CoSi}_2$는 금속원소에 2개의 실리콘 원자가 결합하여 부피팽창에 의한 두께증가와 스트레스 발생으로 최근에는 NiSi의 새로운 실리사이드가 활발히 연구되고 있다. [ Lauwers2001]
그러나 이러한 NiSi는 후속열처리 공정이 700 $\degc$를 넘는 경우 고저항의 NiSi2로 변환되어 소자를 못쓰게 하는 열적안정성이 문제가 되고 있다. 이러한 단점을 해소하기 위해서 기존 실리사이드 장점만을 모아 활용하기 위한 복합실리사이드의 연구도 활성화 되고 있다.
Co/Ti의 복합층을 떠서 Ti가 자연산화막을 용이하게 제거하여 ${CoSi}_2$의 생성을 용이하게 한다든지,[참고:송오성] Co/Ni 복합층을 떠서 더 얇은 실리사이드면서도 850 $\degc$까지 안정성이 확보되는 복합 NiSi의 연구[ Wang2003]도 활발하다.
일반적으로 실리사이드 공정은 기판전면에 금속층을 성막하고 하부의 트랜지스터의 도핑상태를 보호하기 위해서 기판표면부만 급속가열이 가능한 쾌속가열기(rapid thermal annealing : RTA)를써서 약 30초 이내의 짧은 시간에 열처리를 완성하고 산세로 잉여의 금속층을 제거하는 단위공정으로 이루어진다. 특히 양산을 위해서는 RTA와 세척공정을 2회 실시하여 실시사이드를 안정화시키고 미반응 금속층을 완전히 제거하게 된다[Inaba2001, Goto1995].
산업적으로 의미있는 공정이 되려면 이러한 공정이 단순화가 가능하여야 하면 장당 생산성이 높아지기 위해서 양산공정에서는 기판전면에 금속층을 입히기 직전에 불산으로 실리콘 표면의 자연산화막을 제거하고 곧이어 금속박막을 증착하도록 되어있다. 그러나 이러한 플라즈마 건식세정은 궁극적으로 과도하게 되면 기판표면의 손상을 가져오고 트랜지스터의 활성화 영역에 영향을 미칠 수 있으므로 가능하면 생략할 수 있으면 좋다.
본 연구에서는 자연산화막이 있어도 전기로에서 650 $\degc$-1 hr에서 NiSi가 형성된다고 알려진[참고:송오송, 안영숙] 공정을 이용하여 플라즈마 건식세정공정 없이 두께가 3～15 ㎚로 변화하고 니켈중간층과 그 위에 15 ㎚-Co를 복합시켜 적층하여 최종적으로 안정된 NiSi+${CoSi}_2$층이 형성될수 있는지 또는 ${NiCoSi}_x$의 새로운 저저항 실리사이드 생성이 가능한지 확인하여 보았다.

목차 Contents

• I. 외국방문연구 결과보고서...3
• 1. 연구자...3
• 2. 연구과제명...3
• 3. 방문기간...3
• 4. 주요방문기관 및 면담연구자 (영문)...3
• 5. 방문연구 내용 및 성과...4
• 5-1 제안된 연구의 중요성...4
• 5-2 방문 중 실험내용...4
• 5-3 방문 중의 주요결과...5
• 6. 방문성과의 향후 활용방안...7
• II. 참고사항...8
• III. 방문연구실 현황소개서...9