초록 ▼

.기본적 에피특성 최적화
- 도핑농도 및 이동도 제어 (un-GaN 이동도 400 $cm^{2}$/V.sec 이상 확보)
- 크랙 없는 Al0.2Ga0.8N 성장 및 결정성 확보 (DCXD 반치폭 < 700 sec-1 @102 회절)
- p-GaN 열처리 공정 및 에피 최적화 ( $3{\times}10^{17}cm^{-3}$ 도핑 농도 및 $cm^{2}$/V.sec
이상 이

.기본적 에피특성 최적화
- 도핑농도 및 이동도 제어 (un-GaN 이동도 400 $cm^{2}$/V.sec 이상 확보)
- 크랙 없는 Al0.2Ga0.8N 성장 및 결정성 확보 (DCXD 반치폭 < 700 sec-1 @102 회절)
- p-GaN 열처리 공정 및 에피 최적화 ( $3{\times}10^{17}cm^{-3}$ 도핑 농도 및 $cm^{2}$/V.sec
이상 이동도 얻음 )
- 저 저항 p-AlGaN ($1{\times}10^{-17}cm^{-3}$ 이상의 홀농도 달성)
- InGaN/AlGaN MQW 내부양자효율 및 결정성 최적화 (> 43.6% 내부자효율)
- Electron blocking layer(EBL) 및 p-cladding 층 최적화, 출력개선 향상
- PSS 기판위의 성장 조건 최적화 및 소자 특성 향상
- AlN buffer 층 조건 확립 및 n-GaN 결정성 확보 ((002) FWHM :443arcsec, (102) FWHM :　554 arcsec )
- TCO 오믹특성 개선을 위한 n-p-n tunnel junction 에피 성장
- AlGaInN/InGaN 효율 극대화, QW 수 결정, band off-set 및 계면의 품질 최적화
. 공정기술 확보
- n-GaN mesa 공정 확보
- Sapphire 기판의 mesa, trench 식각조건 개발 (Hemisphere type)
- ZnO, ITO 다성분계 투명산화막을 이용한 전극증착
- Flip chip 공정을 위한 전극설계 및 SiOB 제작
- Flip chip 용 UV 고반사 전극 개발
. 추출효율 개선 공정 및 전기적 특성 최적화
- Metal to metal bonding 공정 기술 개발 (칩수율 > 60%)
- Nano imprinting 기술을 이용한 n-GaN roughening 기술개발
- Laser lift-off 공정기술 개발
. Ga termination Ohmic 접합공정
. 반사막 반사율 최대화 (> 70%)
. 칩 공정수율 개선 (> 60%)
. 칩 시제품 성능
- Standard size (0.3 x 0.3 $mm^{2}$)　chip 출력 : ~10mW @20mA, Vf < 3.38V (@20mA)
- Large size (1 x1 $mm^{2}$) chip 출력 : ~154 mW @350mA, Vf <3.5V (@20mA)

목차 Contents

• 표지...1
• 제출문...2
• 보고서 초록...3
• 목차...6
• 제1장 서론...8
• 제1절 기술개발의 목적 및 중요성...8
• 제2절 국내외 관련기술의 현황...10
• 제2장 기술개발 내용 및 방법...13
• 제1절 기술개발의 목표 ...13
• 제2절 기술개발의 내용 및 방법...13
• 제3절 목표대비 달성도...14
• 제3장 개발결과...16
• 제1절 에피성장기술 개발결과...16
• 1. 고품질 u-GaN 및 n-GaN 에피성장...16
• 2. p-GaN 성장 및 열처리 공정 ...20
• 3. u-AlGaN 성장 및 특성 ...33
• 4. n-AlGaN 및 p-AlGaN 성장...39
• 5. P형 AlGaN electron blocking층(EBL) 및 p-cladding층 성장 및 특성...43
• 6. 다양한 구조의 양자우물층 (MQW) 성장...49
• 7. InGaN/AlGaN MQWs 특성 분석...53
• 8. AlN buffer를 이용한 u-GaN 성장...79
• 9. PSS 를 이용한 에피성장 및 소자 특성 ...83
• 10. 최적화된 UV LED 구조 및 특성...87
• 제2절 칩 공정기술 개발결과...89
• 1. 전극설계...89
• 2. 추출효율 개선을 위한 공정기술 확보...92
• 2-1. Patterned sapphire substrate(PSS)...92
• 2-2. PSS 식각 기초실험...93
• 2-3. PSS의 추출효율 simulation 및 난반사 측정 결과...99
• 2-4. Reflow 온도에 따른 Photoresist lens 형성방법...102
• 2-5. RF power에 따른 Hemisphere PSS 조건 최적화 진행...103
• 3. Flip chip 공정...105
• 4. 나노 임프린트 공정을 이용한 포토닉크리스탈 LED 제작...111
• 4-1. 나노 임프린트 공정...111
• 4-2. Stamp & SAM coating...113
• 4-3. 광결정 LED 소자 제작...115
• 5. HWLP 공정...124
• 6. High ESD 공정...129
• 7. 수직형 LED 기술...134
• 7-1. 수직형 LED 요소공정 기술...134
• 7-2. 수직형 LED 공정 최적화...171
• 7-3. 수직형 LED device 제작...178
• 7-4. AlN 세라믹 기판 bonding 기술을 이용한 수직형 LED...185
• 8. 칩 성능 평가...193
• 제3절 위탁과제 개발결과...204
• 부 록...227
• 1. 특허출원 리스트...227
• 2. 논문발표 리스트...228