초록 ▼

기존의 디지털 오디오의 표준 입력방식인 I2S와 SPDIF방식을 지원 할 뿐만 아니라 최근 각광 받고 있는 DSD입력을 지원하도록 한다. 최근의 추세인 다채널 오디오의 재생환경에 맞추어 여러 가지 전처리 과정을 예를 들어 음장효과, 그래픽 이퀄라이저, 스피커 이퀄라이저 등을 충실히 수행할 수 있도록 한다. 점차 SNR 100dB 이상의 높은 품질의 오디오 재생에 대한 요구가 있고 이에 대응하기 위해서 디지털 앰프의 품질을 좌우하는 PWM변환블록을 설계하며 디지털 앰프의 오디오 품질에 상당한 영향을 미치는 PLL의 요구조건을 확립한다

기존의 디지털 오디오의 표준 입력방식인 I2S와 SPDIF방식을 지원 할 뿐만 아니라 최근 각광 받고 있는 DSD입력을 지원하도록 한다. 최근의 추세인 다채널 오디오의 재생환경에 맞추어 여러 가지 전처리 과정을 예를 들어 음장효과, 그래픽 이퀄라이저, 스피커 이퀄라이저 등을 충실히 수행할 수 있도록 한다. 점차 SNR 100dB 이상의 높은 품질의 오디오 재생에 대한 요구가 있고 이에 대응하기 위해서 디지털 앰프의 품질을 좌우하는 PWM변환블록을 설계하며 디지털 앰프의 오디오 품질에 상당한 영향을 미치는 PLL의 요구조건을 확립한다.

Abstract ▼

In the last few years the use of digital technology in audio electronics has become widespread and there is an increasing interest in the development of completely digital audio systems. Recently PWM processor for digital amplifier is required to have very high SNR more than 100 dB and various funct

In the last few years the use of digital technology in audio electronics has become widespread and there is an increasing interest in the development of completely digital audio systems. Recently PWM processor for digital amplifier is required to have very high SNR more than 100 dB and various functionalities which are DSD audio interface, pre-precessing functions such as sound field processing, graphic equalizer, bass management etc.
All-in-one type PWM processor is developed to meet these requirements. The input interface of PWM processor does not only supports standard I2S and SPDIF format but also DSD format recently developed. Propriety floating point operation algorithm is developed to implement the preprocessing functions with high
fidelity. Various preprocessing functions such as graphic equalizer with high Q-factor and programmable biquad filter chain are implemented.
The digital amplifier engine is developed to compensate the non-linearities that are inherent in PWM conversion process and achieves SNR more than 100 dB. PLL requirement and P&R guide-line peculiar to PWM processor are established.

목차 Contents

• 제출문 ...1
• 요약문 ...2
• SUMMARY ...5
• CONTENTS ...6
• 목차 ...12
• 제1장 서 론 ...18
• 제1절 디지털 앰프 시스템 ...20
• 제2절 전처리 과정 ...22
• 제3절 기술 개발의 개요 ...23
• 1. 입력단 ...24
• 2. SRC/DSD filter 블록 ...25
• 3. 에코 필터 ...25
• 4. 믹서 ...25
• 5. SFACS(Sampling frequency adaptive coefficient scaling) ...25
• 6. 전처리 블록 ...26
• 가. 톤 컨트롤 ...26
• 나. Bass Management ...27
• 다. 음장효과 ...27
• 라. 지연회로 ...27
• 마. Biquad filter chain ...27
• 바. 3D Surround ...28
• 7. Channel Mapper ...28
• 8. Volume & DRC ...28
• 9. 디지털 앰프 프로세서 ...28
• 10. PWM output mapper ...28
• 11. 디지털 오디오 출력단 ...29
• 제4절 기술 개발의 목적 ...29
• 제5절 기술개발의 중요성 및 시장성 ...31
• 제2장 입력부 ...34
• 제1절 Digital serial audio interface ...34
• 1. 동기 동작(Synchronous Operation) ...34
• 2. 비동기 동작(Asynchronous Operation) ...35
• 제2절 SPDIF interface ...37
• 제3절 DSD interface ...38
• 제4절 SRC(Sampling Rate Converter) ...41
• 제3장 전처리 과정 ...43
• 제1절 실수 연산 방식 ...44
• 1. 장점 ...44
• 2. 단점 ...45
• 가. Zero-input-limit-cycle ...45
• 나. Unstablization ...45
• 다. Tone control이나graphic EQ(band EQ)에서의 문제점 ...46
• 3. 정수연산을 하는 시스템의 성능에 대한 Golden measure ...46
• 제2절 믹서 ...47
• 제3절 Bass management ...50
• 제4절 Tone control ...54
• 제5절 Biquad Filter chain ...55
• 1. Biquad Filter 디자인 방법 ...56
• 2. 변환공식 ...60
• 가. LPF and HPF ...61
• 나. BPF ...62
• 다. Notch ...63
• 라. APF (All pass filter) ...63
• 마. Peaking EQ ...64
• 바. Shelf Filter ...64
• 3. Parametric Equalizer ...66
• 4. Graphic Equalizer ...66
• 5. Loudspeaker Equalizer ...68
• 제6절 음장 효과 ...69
• 1. 음장 모델 ...71
• 가. 초기반사음 ...71
• (1) 공간의 크기 ...72
• (2) 라이브니스 ...74
• 나. 잔향의 효과 ...75
• 2. 음장 효과의 구현의 조건 ...75
• 3. 구현된 음장 처리 알고리듬 ...79
• 제7절 3D 효과 ...88
• 제8절 다이나믹스 프로세싱 ...90
• 1. 볼륨 조정 ...90
• 2. DRC(Dynamic Range Control) ...93
• 제4장 디지털 앰프 엔진 ...94
• 제1절 PWM변환과정 ...94
• 1. PWM 신호 발생장치 ...95
• 2. NPWM과 UPWM에 존재하는 오디오의 왜곡...97
• 3. 임의의 신호에 대한 PWM의 해석적 분석 ...99
• 제2절 디지털 앰프를 위한 PWM변환과정 ...105
• 1. Oversampling ...105
• 2. Noise shaping ...108
• 가. 영점이동 ...112
• 나. 극점 이동 ...114
• 제3절 PWM 과정의 비선형성 보상 ...117
• 1. Harmonic distortion 보상 ...117
• 가. PWM 변환과정에 대한 비선형 모델 ...118
• 나. Harmonic distortion보상회로 ...120
• 2. 상호변조잡음의 보상 ...126
• 가. PWM 변환과정중의 상호간섭에 대한 비선형 모델 ...127
• 나. PWM 비선형성 보상을 위한 noise shaper 알고리듬 ...127
• 제4절 NSP 8240의 PWM변환기 ...131
• 제5절 PLL 요구사항 ...134
• 1. Jitter와 디지털 앰프의 성능 ...135
• 2. PLL jitter의 원인과 PLL 설계시의 유의점 ...137
• 가. Input clock의 noise ...138
• 나. PLL에 공급되는 전원의 noise ...138
• 다. PLL내부에서 발생하는 noise ...138
• 제5장 NSP8240의 P&R 과정 ...139
• 제1절 NSP8240 I/O PAD 의 구조 ...139
• 1. Pre-driver ...140
• 2. Post-driver ...140
• 3. Pad open ...140
• 4. I/O PAD의 특징 ...140
• 제2절 NSP8240 Lay-out 특징 ...141
• 1. Staggered PAD Bonding ...141
• 2. ESD 보강 ...141
• 3. PLL layout ...149
• 제6장 결론 ...152
• 참고문헌 ...155
• 부 록 ...160
• 제7장 NSP8240의 시험 결과 ...160
• 제1절 FFT with 0dB input signal ...161
• 제2절 FFT with -60dB input signal ...162
• 제3절 주파수 특성 곡선 ...163
• 제4절 SNR ...164
• 제5절 THD+N VS Frequency ...165
• 제6절 THD+N VS Power ...166
• 제8장 Package Diagram ...167
• 제9장 PIN DESCRIPTIONS ...167
• 제10장 Register List ...173
• 제11장 EVB의 Schematic...201