초록 ▼

가. 다중접근기억장치(Multi-Access Memory System)
(1) 구 성
(가) M개의 메모리모듈
(나) 주소계산회로
(다) 주소이동회로
(라) 자료이동회로
(마) 메모리모듈 선택회로
(2) 성 능
(가) 데이터에 대한 다양한 접근 방식과 일정한 접근간격 허용
(나) 데이터 저장 위치에 제한 없이 동시 데이터 접근 허용
(다) 데이터 접근을 위한 간단하고 빠른 주소 계산 기능
(라) 필요 메모리 모듈 크기의 최소화
(

가. 다중접근기억장치(Multi-Access Memory System)
(1) 구 성
(가) M개의 메모리모듈
(나) 주소계산회로
(다) 주소이동회로
(라) 자료이동회로
(마) 메모리모듈 선택회로
(2) 성 능
(가) 데이터에 대한 다양한 접근 방식과 일정한 접근간격 허용
(나) 데이터 저장 위치에 제한 없이 동시 데이터 접근 허용
(다) 데이터 접근을 위한 간단하고 빠른 주소 계산 기능
(라) 필요 메모리 모듈 크기의 최소화
(마) 자료의 처리를 위한 기억장치의 접근 횟수와 속도, 형태에 따른 제약 해소
나. 범용 병렬처리기(General-Purpose Parallel System)
(1) 구 성
(가) Processing Unit
(나) Local Memory
(다) 4개의 Processing Elements(PEs)
(라) 다중접근기억장치
(마) 병렬처리 방식
ㆍ SIMD(Single Instruction Stream Multiple Data Stream) 방식 병렬처리 제공
ㆍ Pipe-Line 기법 사용을 통한 자료접근 및 처리 기능의 개별적 수행
ㆍ 2-State Machine을 통한 메모리 접근 연산과 일반 연산의 독립적 수행
(2) 성 능
(가) 영상처리 속도의 향상을 위한 실질적 규모(4 개)의 PE로 설계
(나) 요구되는 성능과 규격에 따라 PE의 수를 조정할 수 있는 유연한 구조
(다) 영상 처리의 실시간적 수행 제공

목차 Contents

• 표지 ...1
• 제출문 ...3
• 요약문 ...4
• 목차 ...8
• 제1장 서론 ...13
• 제1절 기술 개발의 개요 및 배경 ...13
• 제2절 기술 개발의 목적 ...13
• 제3절 기술의 내용 ...14
• 1. 다중접근기억장치 ...17
• 2. 병렬처리시스템(그림 1-4)...17
• 제4절 기술의 파급 효과 및 시장성 ...17
• 1. 기술적 파급효과 ...17
• 2. 경제적 파급효과 ...18
• 3. 개발 기술의 시장성 ...19
• 제2장 다중접근기억장치 및 범용 병렬처리시스템 설계 ...21
• 제1절 H/W 설계 ...21
• 1. 시스템의 구성 ...21
• 2. PEs와 CU 간의 인터페이스 ...21
• 3. 명령어의 구조 ...22
• 가. MemInst ...22
• 나. OprInst ...23
• 4. PU와 MAMS간의 메모리 접근을 위한 Data 구조 ...25
• 제2절 설계검증을 위한 시뮬레이션 수행 ...26
• 제3절 FPGA 보드를 통한 설계 검증 수행 ...28
• 제3장 ASIC 공정을 통한 MAMS＝PP4 Processor 개발 ...29
• 제1절 ASIC 공정 선택 ...29
• 제2절 ASIC 공정을 위한 MAMS-PP4 구성 및 동작 설정 ...29
• 1. MAMS-PP4의 구성 ...29
• 가. PES의 구성 ...29
• 나. MAMS의 구성 ...30
• 2. MAMS-PP4의 동작 일반 ...30
• 3. I/O 파라미터 및 I/O 처리 절차 ...30
• 가. Processor Unit을 위한 파라미터 ...30
• 나. Control Unit(CU)을 위한 파라미터 ...31
• 다. MAMS-PP4의 I/O ...31
• 제3절 동부전자 라이브러리를 이용한 H/W 설계합성 및 검증 ...32
• 1. 동부전자 메모리 DB를 활용한 다중접근기억장치와 메모리 모듈 인터페이스 설정 ...32
• 가. 메모리 모듈의 설정 ...32
• 나. 메모리 모듈 선택경로를 위한 ROM과 PU간 인터페이스 설정 ...33
• 2. 동부전자 디자인 라이브러리를 활용한 설계 합성 및 검증 ...33
• 제4절 MAMS-PP4 Chip Layout 수행 및 ASIC 제작 ...35
• 제5절 Chip Test ...39
• 1. MAMS-PP4 Processor Signal ...39
• 2. MAMS-PP4 Processor Electrical Characteristic ...40
• 3. MAMS-PP4 Processor Chip Test ...43
• 제4장 MAMS-PP4 Graphic Board 설계 및 제작 ...44
• 제1절 MAMS-PP4 Graphic Board의 구성 ...44
• 제2절 MPC860 Processor Part의 구성 및 기능 ...45
• 제3절 Control Unit(CU) Part의 구성 및 기능 ...48
• 제4절 MAMS-PP4 Part ...50
• 제5절 MAMA-PP4 Graphic Board의 제작 ...50
• 제5장 운용 시스템 개발 ...52
• 제1절 운용 시스템 설계 ...53
• 1. Local Bus Side ...53
• 가. Local Bus Memory Map ...54
• 나. MAMS-PP4 Device Driver ...56
• 다. PLX9056 Device Driver ...56
• 2. Host Bus Side ...57
• 가. PLX9056 Detection/Registration 절차 ...57
• 나. PLX9056 Device Driver ...59
• 3. Host-Local Data exchanging Mechanism ...59
• 4. Operation Scenario ...62
• 제2절 수리 형태론(Morphological Filtering)알고리즘의 병렬화 ...65
• 1. Gray Scale Erosion과 Dilation ...65
• 2. Gray Scale Erosion 및 Dilation 명령어 코딩 ...66
• 가. 영상 송신 ...66
• 나. 영상 처리 ...67
• 다. 영상 수신 ...69
• 제6장 시제품의 성능 평가 ...70
• 제1절 시스템 안정성 ...71
• 1. Image 송수신 ...71
• 2. Decive Driver 설치 및 제거 ...71
• 3. 기능 일관성 ...72
• 4. MAMS-PP4 기능 작동 여부 ...72
• 제2절 시제품의 성능 평가 ...74
• 1. 이론적 예상 성능값과의 비교 ...74
• 2. 직렬 Processor 들과의 성능 비교 ...76
• 가. MAMS-PP4 Processor 성능 검증 ...76
• 나. MAMS-PP4 Graphic Board 성능 검증 ...79
• 다. Serial Processor와의 처리 시간 비교 ...82
• 라. MAMS-PP4 Processor & MAMS-PP4 Graphic Board의 처리 성능 평가 ...83
• 제7장 결론 ...85
• 제1절 기술 개발 결과 ...85
• 1. 제품화 핵심 기술의 개발 및 구현 ...85
• 가. 다중접근기억장치(Multi-Access Memory System)의 개발...85
• 나. 범용 병렬처리기(General-Purpose Parallel System) ...85
• 2. 개발기술에 따른 시제품 ...86
• 가. 병렬처리 Processor(MAMS-PP4 Processor) ...86
• 나. 영상처리 보드(MAMS-PP4 Graphic Board) ...87
• 3. 기술 개발과 관련한 논문 및 지적 재산권 ...87
• 제2절 개발기술의 활용 및 기대 효과 ...89
• 제3절 개발 시제품의 상용화 및 사업화 계획 ...89
• 부록 ...91
• 부록 1. 다중접근기억장치를 이용한 병렬처리시스템 설계 ...92
• 부록 2. MAMS-PP4 ASIC 공정 기획서 ...96
• 부록 3. MAMS-PP4 Graphic Board (Parallel Processing Board for Test)...111
• 부록 4. MAMS-PP4 Electrical Characteristics ...115
• 부록 5. MAMS-PP4 Chip Test 결과 ...118
• 부록 6. 관련 지적재산권 ...119
• 이전대상기술 요약서 ...120