초록

가. 기 개발된 CFR/DPD 기술의 ASIC 구현
나. 선형화 앰프 시스템에 필요한 각종 부가 기능 또한 함께 ASIC 내에 구현
다. ASIC 제작 과정에서 구현의 정확성을 기하기 위한 각종 검증 작업 실시
라. 칩 제작이후 제작의 정확성을 확인하기 위한 제반 검증 작업 및 시스템 성능 분석 작업

Abstract ▼

The CFR technology is crucial for achieving higher efficiency in power amplifier, because it can actively decrease the peak-to-average power ratio of input signals in CDMA or WCDMA applications. The DPD technology replaces traditional analog amplifier linearlization methods, such as the feed-forward

The CFR technology is crucial for achieving higher efficiency in power amplifier, because it can actively decrease the peak-to-average power ratio of input signals in CDMA or WCDMA applications. The DPD technology replaces traditional analog amplifier linearlization methods, such as the feed-forward technique, and achieves better performance. The combined CFR/DPD technology is, therefore, essential for manufacturer's competitiveness in the ever-changing wireless communication equipment industry.
Both the CFR and DPD technology had already been developed by Danam and was utilized, based on an FPGA implementation, in a commercial power amplifier product. An ASIC format of them, however, could significantly reduce the product cost and size, thereby boosting the competitiveness of the product in the market. So the goal of this project was the ASIC implementation of the CFR/DPD technology.
During the course of the project, CFR/DPD and other auxiliary functions have been implemented in RTL code and thoroughly exami d for any error possibility. Upon verifying that all the functions have been correctly written in the code, the project moved on to the fabrication process. When the chip became available, an extensive and thorough verification work has been performed to confirm that the chip indeed is error free. A test board for the chip was developed and used in the test to verify all the internal function blocks to work as designed. A test power amplifier system was also prepared for performance evaluation. Numerous test outputs show that the achieved performance is in par with the most advanced in the industry. Therefore, the ASIC development project was declared to have been successful.
The ASIC device can be actively utilized in the base station power amplifiers, repeaters, radio modules, and other potential application areas. It will result in significant benefits, including lower cost, smaller size, higher operating efficiency. The manufacturer could then secure the advantage of positioning itself in the superior side in a fiercely competing market.

목차 Contents

• 표지 ...1
• 제출문 ...2
• 요약문 ...3
• SUMMARY ...5
• CONTENTS ...6
• 목차 ...9
• 제1장 서 론 ...12
• 제1절 CFR/DPD ASIC 개발의 필요성 ...12
• 1. 기술적 측면 ...12
• 2. 사업적 측면 ...13
• 3. 기업적 측면 ...13
• 제2절 기술 개발 현황 ...14
• 1. 세계적 기술 현황 및 전망 ...14
• 2. 국내 기술현황 및 전망 ...14
• 제3절 개발 기술의 파급 효과 ...15
• 제2장 ASIC 기능 및 사양 ...16
• 제1절 기반 기술 ...16
• 1. 개요 ...16
• 2. CFR 기술 ...17
• 가. CFR 기술 개요 ...17
• 나. CFR 기술의 업계 현황 ...18
• 다. 자체 CFR 기술의 개발 현황 ...18
• 3. DPD 기술 ...20
• 가. DPD 기술 개요 ...20
• 나. DPD 기술의 업계 현황 ...23
• 다. 자체 DPD 기술의 개발 현황 ...23
• 제2절 ASIC 제작 ...26
• 1. ASIC 제작 과정 ...26
• 2. ASIC 사양 ...28
• 가. 외부 사양 ...28
• 나. 동작 사양 ...28
• 제3장 ASIC 세부 기능 ...29
• 제1절 ASIC 내부 구조 ...29
• 제2절 세부 기능 설명 ...30
• 1. 개요 ...30
• 2. 입력 Elastic Buffer 블록 (Input Elastic Buffer Block) ...31
• 3. 입력 변환 블록 (Input Conversion Block)...32
• 4. 패리티 체크 블록 (Parity Check Block)...33
• 5. CFR 블록 (CFR Block)...35
• 6. ALC 블록 (ALC Block)...37
• 7. 1차 2x 인터폴레이션 블록 (1st-stage 2x Interpolation Block)...38
• 8. 2차 2x 인터폴레이션 블록 (2nd-stage 2x Interpolation Block)...40
• 9. DPD 블록 (DPD Block)...42
• 10. Equalizer 블록 (Equalizer Block)...44
• 11. Mixer 블록 (Mixer Block)...45
• 12. Gain 블록 (Gain Block)...47
• 13. Delay_122_88 블록 (Delay_122_88 Block)...48
• 14. 샘플링 버퍼/ADC 인터페이스 블록 (Buffer/Interface Block)...49
• 15. 평균 파워 측정 블록 (Average Power Measurement Block)...50
• 16. 피크 파워 측정 블록 (Peak Power Measurement Bloc...51
• 17. 클럭 콘트롤 블록 및 클럭 분배 구조 (Clock Control Block)...52
• 18. DSP 소프트웨어 ...54
• 19. ASIC 입출력 신호 (ASIC I/O Ports)...55
• 제4장 ASIC 기능 검증 ...56
• 제1절 ASIC 기능 검증 방법론 ...56
• 1. 개요 ...56
• 2. ASIC 내부 기능 검증의 방법 ...56
• 가. 컴퓨터 시뮬레이션에 의한 검증 ...56
• 나. 시험용 보드를 이용한 검증 ...57
• 3. 시스템 성능 검증의 방법 ...58
• 제2절 ASIC 내부 기능 검증의 방법 및 결과 ...59
• 1. 컴퓨터 시뮬레이션에 의한 검증 ...59
• 2. 시험용 보드를 이용한 검증 ...70
• 가. DSP Block ...71
• 나. ARM Block ...72
• 다. TEST FPGA Block ...73
• 라. HPI Interface Block ...75
• 마. Power Block ...75
• 바. Target FPGA Block...76
• 제3절 FPGA 시험 보드를 이용한 성능 검증 방법 및 결과 ...92
• 1. 검증 시스템 구조 ...92
• 2. 시스템 성능 검증 결과...94
• 제5장 ASIC을 사용한 시스템 성능 검증 ...105
• 제1절 DC2101 ASIC Chip Specification ...105
• 1. DC2101 ASIC Chip 외관 ...105
• 2. DC2101 ASIC Chip 치수 ...106
• 제2절 DC2101 성능 검증 방법론 ...107
• 1. 검증 시스템 구조 ...107
• 2. 시스템 성능 검증 결과 ...112
• 3. 시스템 상온 단품 테스트 검증 결과 ...134
• 가. 상온 단품 테스트 시험 구성도 ...134
• 나. 상온 단품 테스트 시험 성적서 ...135
• 다. 상온 연동 및 병렬 운용 시험구성도 ...140
• 라. 상온 연동 및 병렬 운용 시험 성적서 ...142
• 마. 온도 시험 구성도 및 측정 데이터 ...152
• 바. 타 시스템 리턴 신호에 대한 CFR/DPD ASIC Chip 성능 평가 ...175
• 사. CFR/DPD 정상 동작에 대한 안정화 시간 시험 ...194
• 아. CFR/DPD 정상 동작시 Tx ATTEN에 의한 오차율 측정 시험 ...209
• 제6장 결 론 ...214
• 제1절 개발 결과 ...214
• 제2절 개발 제품의 활용 효과 ...214
• 제7장 부 록 ...216
• 제1절 Product Specifications ...216
• 1. DMAU-IS Specifications ...216
• 2. DMAU-CS Specifications ...217
• 제2절 FPGA Version Test Board ...218
• 1. FPGA Base Board Schematic ...218
• 2. FPGA Sub Board Schematic ...240
• 제3절 DC2101 ASIC Version Test Board ...248
• 1. PCB Specification ...248
• 2. ASIC Test Board Schematic ...249