초록

침입탐지용 패킷분류에서는 다중 매칭 출력이 필요하기 때문에 우선순위 인코딩 출력을 하는 기존의 패킷분류 회로를 직접 사용할 수 없다. 본 연구에서는 FPGA로 구현할 수 있는 침입탐지를 위한 패킷분류 회로를 설계하고 이 회로를 패턴매칭 회로와 결합하여 침입탐지를 위한 하드웨어의 전체적인 구조를 설계하는 데 목표를 두고 있다. 그리고 패킷분류 회로의 설계 뿐 만 아니라 패킷분류 회로와 결합하기에 용이한 효율적인 패턴매칭회로 설계와 FPGA로 침입탐지 시스템을 구현하는 것을 포함하고 있다.

Abstract ▼

While conventional packet classification find only the highest priority matching output, packet classification for intrusion detection require all matching outputs. In this research, we propose packet classification architecture for intrusion detection which can be implemented on FPGA and the circui

While conventional packet classification find only the highest priority matching output, packet classification for intrusion detection require all matching outputs. In this research, we propose packet classification architecture for intrusion detection which can be implemented on FPGA and the circuit combining packet classification output and pattern matching output. We also propose efficient pattern matching architecture suitable to combine with packet classification circuit and implement FPGA-based intrusion detection system on FPGA board.

목차 Contents

• 일반연구자지원사업 최종보고서 ... 1
• 목차 ... 2
• Ⅰ. 연구 계획 요약문 ... 3
• 1. 국문 요약문 ... 3
• Ⅱ. 연구 결과 요약문 ... 4
• 1. 한글요약문 ... 4
• 2. SUMMARY ... 5
• Ⅲ. 연구내용 및 결과 ... 6
• 1. 연구개발과제의 개요 ... 6
• 2. 국내외 기술개발 현황 ... 8
• 3. 연구수행 내용 및 결과 ... 9
• 4. 목표 달성도 및 관련 분야에의 기여도 ... 45
• 5. 연구결과의 활용 계획 ... 45
• 6. 연구과정에서 수집한 해외과학기술정보 ... 45
• 7. 주관연구책임자(공동연구원) 대표적 연구 실적 ... 46
• 8. 참고 문헌 ... 46
• 9. 연구 성과 ... 49
• 10. 기타 성과 ... 49
• [별첨1] 대표연구성과 ... 50
• 자체평가 의견서 ... 52