보고서 정보
주관연구기관 |
한국항공대학교 산학협력단 |
연구책임자 |
정윤호
|
보고서유형 | 최종보고서 |
발행국가 | 대한민국 |
언어 |
한국어
|
발행년월 | 2011-04 |
과제시작연도 |
2010 |
주관부처 |
교육과학기술부 |
사업 관리 기관 |
한국연구재단 |
등록번호 |
TRKO201200003236 |
과제고유번호 |
1345122236 |
사업명 |
일반연구자지원 |
DB 구축일자 |
2013-04-18
|
키워드 |
무선 LAN 시스템.Configurable 심볼 검출 기술.모뎀 SoC.하드웨어 구조 설계.반도체 IP.MIMO-SDM 기술.MIMO-STC 기술.RTL 설계 및 검증.Wireless LAN System.MIMO-OFDM.Modem SoC.H/W Architecture Design.Semiconductor IP.MIMO-SDM.MIMO-STC.RTL Design and Verification.
|
초록
▼
연구의 목적 및 내용
본 연구의 목표는 1Gbps급 MIMO-OFDM 기반 무선 LAN 시스템을 위한 핵심 심볼 검출 기술 개발 및 최적 하드웨어 구조 설계를 수행하는 것이다. 1Gbps급 무선 LAN 시스템의 요구 사양을 충족하는 최소 1개 (1×1)에서 최대 8개 (8×8)의 안테나 구성에 대해 Fully Configurable한 MIMO-STC 및 MIMO-SDM 통합 심볼 검출기를 단일 하드웨어로 구현 가능하도록 최적 알고리즘 개발 및 하드웨어 구조 설계를 수행한다. 또한, 개발된 하드웨어 구조를 하드웨어 설계 언어 (
연구의 목적 및 내용
본 연구의 목표는 1Gbps급 MIMO-OFDM 기반 무선 LAN 시스템을 위한 핵심 심볼 검출 기술 개발 및 최적 하드웨어 구조 설계를 수행하는 것이다. 1Gbps급 무선 LAN 시스템의 요구 사양을 충족하는 최소 1개 (1×1)에서 최대 8개 (8×8)의 안테나 구성에 대해 Fully Configurable한 MIMO-STC 및 MIMO-SDM 통합 심볼 검출기를 단일 하드웨어로 구현 가능하도록 최적 알고리즘 개발 및 하드웨어 구조 설계를 수행한다. 또한, 개발된 하드웨어 구조를 하드웨어 설계 언어 (Verilog-HDL) 기반하여 RTL 수준 설계를 진행하며, 이를 FPGA를 이용하여 실시간 검증을 진행한다. 연구의 수행 과정을 통해 국내외 저널 논문 게재 및 핵심 특허 등록을 수행하며, 무선 통신 시스템 및 모뎀 SoC, 반도체 IP설계 관련 핵심 인력 또한 양성하도록 한다.
연구결과
본 연구는 최소 1개부터 최대 8개까지의 송수신 안테나 구성에 대한 모든 MIMO 모드를 지원 가능한 단일 하드웨어 MIMO 심볼 검출기에 대한 것으로서, 1차년도에는 목표 심볼 검출기의 핵심이 되는 2×2 Core Detector의 최적 알고리즘 및 하드웨어 구조 설계를 수행하고, 이의 FPGA 기반 실시간 검증을 진행하였다. 설계 및 검증 결과는 국내 등재지에 게재되었고, 관련하여 학술대회 논문 발표 역시 진행되었다. 또한, 연구를 진행하는 과정에서 추가적으로 MIMO-OFDM 시스템의 핵심 기능 블록 중의 하나인 다채널 ScalableFFT 프로세서에 대한 연구도 진행되었고, 결과를 활용하여 국내 등재지 논문 및 국제 학술대회 논문 발표, 특허 출원 실적을 창출 하였다. 2차년도에는 1차년도의 Core Detector의 저전력 구조에 대한 연구를 진행하였으며, 최대 85%까지 평균 소모 전력을 감소시킬 수 있는 저전력 구조를 개발하였다. 또한, 목표로 하는 Configurable 1×1~8×8 MIMO 심볼 검출기의 핵심 블록 중 하나인 MIMO 채널 전처리 프로세서의 로그 수체계(Log-Number System, LNS) 기반 저복잡도 하드웨어 구조 역시 개발하였으며, 관련 결과를 국내 등재 논문지에 게재하고, 학술 논문 발표를 수행하였다. 통합 설계된 Fully Configurable MIMO-STC/SDM 심볼 검출기는 Verilog-HDL에 기반하여 RTL 수준 설계 되었으며, 이를 FPGA를 이용하여 실시간 검증을 수행하였다. 이러한 일련의 연구 과정을 통해 국내 등재지 논문 총 5편, 국제학술대회 발표 2편 (추가 1편 발표예정), 국내 특허출원 1건, 설계 DB IP 등록 1건의 실적이 창출되었고, 핵심 인력 2명이 양성되었다.
연구결과의 활용계획
1 Gbps급 MIMO-OFDM 기반 차세대 무선 LAN 시스템에 대한 연구는 국내외를 막론하고 활발히 진행 중에 있으며, 특히 본 연구과제에서 연구된 MIMO 심볼 검출 기술은 Gbps급 무선 LAN 시스템의 핵심 원천 기술로 매우 큰 관심을 받고 있다. 1차년도에 연구 개발된 2×2 MIMO 심볼 검출기는 Gbps급 시스템을 위한 Configurable 1×1-8×8 MIMO 심볼 검출기를 위한 핵심 블록으로, Gbps급 시스템 뿐 아니라 소형 단말을 위한 2×2 시스템에도 활용되어 파급 효과를 가질 것으로 기대되며, 2차년도에 연구 개발된 Configurable 1×1-8×8 MIMO-STC/SDM 통합 심볼 검출기는 무선 LAN 시스템 뿐 아니라, IEEE 802.16e/m Mobile WiMAX, 3G LTE, 4G 시스템 등을 위한 핵심 기술에 해당하므로, 본 연구를 통해 개발된 핵심 알고리즘 및 상용화 수준의 하드웨어 결과물은 해당 시스템의 모뎀 SoC 구현을 위한 핵심 IP로 활용 가능할 것으로 기대된다.
Abstract
▼
Purpose& contents
The first goal of this research is to develop the configurable symbol detection algorithm and hardware architecture for 1Gbps MIMO-OFDM based Wireless LAN system, which can support from 1×1 to 8×8 antenna configurations. In addition, the proposed algorithm will be designed to de
Purpose& contents
The first goal of this research is to develop the configurable symbol detection algorithm and hardware architecture for 1Gbps MIMO-OFDM based Wireless LAN system, which can support from 1×1 to 8×8 antenna configurations. In addition, the proposed algorithm will be designed to decode both MIMO-SDM and MIMO-STC symbols in a single hardware. The proposed MIMO symbol detector is designed with the low-power and low-complexity H/W architecture to be incorporated into modem SoC, which will be modeled in RTL level with HDL. The design results is verified with real-time FPGA test platform. Several papers will be published in international SCI journal and domestic journals, and patents and semiconductor IP will be filed.
Result
This research aims to develop the configurable symbol detection algorithm and the optimal hardware architecture to be integrated into modem SoC. In the first year, 2×2 core detector, which is the key block for the configurable MIMO symbol detector, was designed and verified in FPGA test platform. The research results were published in journal papers and presented in conferences. In addition, an efficient multiple-channel scalable FFT processor was proposed for MIMO-OFDM systems. The related results were published in journal paper and filed in patent. In the second year, the low-power architecture for 2×2 core detector was researched and the analysis results showed that the proposed architecture can reduce by the power consumption of maximum 85%. Also, the MIMO channel pre-processor, which is one of the key blocks for configurable 1×1~8×8 MIMO symbol detector, is designed based on log-number system (LNS), and the implementation results showed that the proposed processor can reduce the complexity of 20.2% comp red with the conventional designs based on two's complement-number system (TNS).
Integrated configurable MIMO symbol detector, which can support all MIMO modes for 1×1~ 8×8 antenna configuration, was designed in RTL level with Verilog-HDL and verified with FPGA test platform. Through this research, total 5 domestic journal papers were published and 2 papers were presented in international conferences (additional 1 paper will be presented at Jun. 2011). Also, 1 patent was filed and 1 IP DB was registered in IPCoS (IP DB Center of SoC).
Expected Contribution
MIMO-OFDM technology has been attracted increasing attention for 1Gbps wireless LAN system and its symbol detection algorithm and real-time hardware architecture are key issues for the implementation of modem SoC. Therefore, the success of this research makes possible the fast commercialization of WLAN modem SoC. In addition, MIMO-OFDM symbol detection is also a core technology for several wireless communication systems such as IEEE 802.16e/m mobile WiMAX, 3G LTE, and 4G systems. Therefore, the proposed algorithm and optimal hardware architecture design results can be used as semiconductor IPs for modem SoC implementation of those systems
목차 Contents
- 일반연구자지원사업 최종보고서(초안) ... 1
- 목 차 ... 3
- 연구 계획 요약문 ... 4
- 연구 결과 요약문 ... 5
- 한글요약문 ... 5
- SUMMARY ... 6
- 연구내용 및 결과 ... 7
- 1. 연구개발과제의 개요 ... 7
- 2. 국내외 기술개발 현황 ... 10
- 3. 연구수행 내용 및 결과 ... 10
- 4. 목표 달성도 및 관련 분야에의 기여도 ... 22
- 5. 연구결과의 활용계획 ... 25
- 6. 연구과정에서 수집한 해외과학기술정보 ... 25
- 7. 주관연구책임자(공동연구원) 대표적 연구 실적 ... 25
- 8. 참고 문헌 ... 26
- 9. 연구 성과 ... 28
- 10. 기타사항(중요 연구 변경사항 등) ... 30
- [별첨1]대 표 연 구 성 과 ... 31
- 자체평가 의견서 ... 36
※ AI-Helper는 부적절한 답변을 할 수 있습니다.