초록 ▼

IV. 연구 결과
본 연구를 통하여, 차세대 IMT-Advanced 시스템의 성능 요구사항에 적합한 송수신 Link budget을 계산하고, 이를 바탕으로 UDMR 기반 다중대역/다중모드 송수신기 핵심 IP를 개발하였다. Efficiency boosting 기법을 Bias modulator에 적용하여 효율을 증대시킨 ET(Envelop Tracking) 송신부 구조에 스위칭 Power amplifier IP를 개발하여 효율 32%를 달성할 수 있음을 검증하였다. 또한 이중모드 이중대역 디지털방식 수신기의 핵심 IP를 개발하여

IV. 연구 결과
본 연구를 통하여, 차세대 IMT-Advanced 시스템의 성능 요구사항에 적합한 송수신 Link budget을 계산하고, 이를 바탕으로 UDMR 기반 다중대역/다중모드 송수신기 핵심 IP를 개발하였다. Efficiency boosting 기법을 Bias modulator에 적용하여 효율을 증대시킨 ET(Envelop Tracking) 송신부 구조에 스위칭 Power amplifier IP를 개발하여 효율 32%를 달성할 수 있음을 검증하였다. 또한 이중모드 이중대역 디지털방식 수신기의 핵심 IP를 개발하여 다중채널이 구현됨을 검증하였고, 가변이득 저잡음증폭기와 아날로그 가변이득증폭기 IP를 설계하여 55dB 이상의 수신 dynamic range 특성을 갖도록 개발 완료하였다. 저항부하를 이용하여 위상잡음 특성을 향상시킨 VCO IP 설계 및 검증을 하였다.

Abstract ▼

4. Research Results
The link budget of the UE RF transceiver suitable for the next generation IMT-Advanced system is calculated. Based on the result, the multi-band/multi-mode UE Tx/Rx core IPs based on UDMR are researched and developed.
Our main research results are the followings.
Firstly

4. Research Results
The link budget of the UE RF transceiver suitable for the next generation IMT-Advanced system is calculated. Based on the result, the multi-band/multi-mode UE Tx/Rx core IPs based on UDMR are researched and developed.
Our main research results are the followings.
Firstly, maximum efficiency up to 32% could be accomplished by applying an efficiency boosting technique to a bias modulator in an ET(Envelope Tracking) transmitter with a devlopoed switching power amplifier IP.
Secondly, a dual-mode/dual-band digital-based receiver core IP has been developed for multi-channel operation.
Thirdly, dynamic range of 55dB in receiver has been achieved with a switched gain controlled LNA and a VGA.
Finally, by using resistor loads, improved phase noise performance of VCO was obtained.

목차 Contents

• 표지 ... 1
• 인 사 말 씀 ... 5
• 제 출 문 ... 6
• 요 약 문 ... 7
• ABSTRACT ... 11
• CONTENTS ... 14
• List of Figures ... 16
• List of Tables ... 20
• 목 차 ... 21
• 그림 목차 ... 24
• 표 목차 ... 28
• 제 1 장 서 론 ... 29
• 제 1 절 연구 개발의 중요성 ... 31
• 제 2 절 연구 개발 동향 ... 32
• 1. 세계 기술 현황 ... 32
• 2. 국내 기술 현황 ... 35
• 제 3 절 연구 개발 목표 ... 37
• 1. 최종 목표 ... 37
• 2. 연차별 연구 개발 내용 ... 37
• 3. 당해 단계(1 단계) 연구 개발 내용 ... 39
• 제 2 장 UDMR 송신부 설계 ... 40
• 제 1 절 고효율 송신부 개요 ... 41
• 1. 단말기 효율 ... 41
• 2. 고효율 송신 구조 ... 43
• 제 2 절 ET 구조 및 시뮬레이션 ... 56
• 1. Envelope tracking 송신 구조 ... 56
• 제 3 절 스위칭 Power amplifier 설계 ... 60
• 1. 서론 ... 60
• 2. CMOS RF Power Amplifier ... 63
• 제 3 장 UDMR 수신부 설계 ... 79
• 제 1 절 수신부 개요 ... 81
• 제 2 절 MTDSM 설계 ... 84
• 1. 회로개요 ... 84
• 2. 회로설계 및 모의시험 결과 ... 86
• 3. Layout / Fabrication ... 91
• 4. 측정 및 결과논의 ... 92
• 제 3 절 RF Front-End 설계 ... 94
• 1. 이득조정 광대역 저잡음증폭기 설계 ... 94
• 2. 전류모드 Image Rejection Mixer Block 설계 ... 103
• 제 4 절 Analog Baseband 설계 ... 107
• 1. Variable Gain Amplifier (VGA) 설계 및 측정 결과 ... 107
• 2. VGA 이득 제어용 DAC 설계 및 측정 결과 ... 110
• 3. Fixed Gain Amplifier (FGA) ... 112
• 4. 가변 대역폭 Low Pass Filter (LPF) ... 114
• 제 4 장 UDMR 신호발생부 설계 ... 118
• 제 1 절 신호발생부 개요 ... 120
• 1. 신호발생부 구성요소 ... 120
• 2. 신호발생부 기능 ... 120
• 3. 전기적 요구사항 ... 121
• 제 2 절 Fractional-N PLL (Phase Locked-Loop) 설계 ... 122
• 1. N counter (분주기) ... 123
• 2. 3rd Mash 형태 SDM ... 124
• 3. PFD ... 126
• 4. CP(Charge Pump) ... 127
• 5. Loop Filter ... 129
• 6. Simulation Result ... 130
• 제 3 절 광대역 tuning을 위한 전압제어발진기 설계 ... 130
• 1. Schematic 시뮬레이션 ... 130
• 2. VCO 칩 micrograph ... 132
• 3. VCO 측정 결과 ... 133
• 제 5 장 결 론 ... 136
• [부록] 약 어 표 ... 140
• 끝페이지 ... 142