최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
DataON 바로가기다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
Edison 바로가기다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
Kafe 바로가기주관연구기관 | 한국반도체연구조합 Consortium of Semiconductor Advanced Research |
---|---|
연구책임자 | 김진태 |
보고서유형 | 최종보고서 |
발행국가 | 대한민국 |
언어 | 한국어 |
발행년월 | 2014-09 |
과제시작연도 | 2013 |
주관부처 | 산업통상자원부 Ministry of Trade, Industry and Energy |
등록번호 | TRKO201600017193 |
과제고유번호 | 1415131633 |
사업명 | 전자정보디바이스산업원천기술개발 |
DB 구축일자 | 2017-09-20 |
키워드 | FPGA.Configurable Device.Placement & Route.Synthesis.LUT.Floorplan.Logic Cell.Timing.Power. |
□ 최종목표
o 130nm 이하 CMOS 제조공정을 적용한 Configurable 디바이스 칩 및 SW 환경 개발
- Xilinx 로직셀 기반의 차별화된 독자 기능 Configurable 디바이스 개발
- HDL로 기술된 시스템 회로 정보를 입력으로 하는 Configurable 디바이스를 위한 EDA SW Tool 개발
□ 개발내용 및 결과
1. 컨피규러블 디바이스용 임베디드 아날로그 IP
- PLL: 주파수 가변이 가능한 4위상 800MHz 설계 및 구현
- SERDES : 고속 I/O
□ 최종목표
o 130nm 이하 CMOS 제조공정을 적용한 Configurable 디바이스 칩 및 SW 환경 개발
- Xilinx 로직셀 기반의 차별화된 독자 기능 Configurable 디바이스 개발
- HDL로 기술된 시스템 회로 정보를 입력으로 하는 Configurable 디바이스를 위한 EDA SW Tool 개발
□ 개발내용 및 결과
1. 컨피규러블 디바이스용 임베디드 아날로그 IP
- PLL: 주파수 가변이 가능한 4위상 800MHz 설계 및 구현
- SERDES : 고속 I/O 인터페이스용 3Gbps급 전송 기술설계 및 구현
- DAC : 내부 디지털 데이터의 외부 아날로그 신호출력을 위한 12bi급 100MHz 설계 및 구현
- Programmable IO : LVTTL/LVCMOS/LVDS/RSDS 등의 다양한 IO 신호에 대한 Programmable IO 설계 및 구현
2. 컨피규러블 디바이스 통합 칩 구현
- 20 x 20 CLB급 FPGA 구현을 위한 구조설계 및 8 bit MCU 하드웨어 내장을 통한 컨피규러블 디바이스 설계 및 구현
3. Timing 해석 Engine 개발 :
FPGA용 논리 소자로 구성된 논리회로의 정적 타이밍 해석(Static Timing Analysis)을 수행하는 타이밍 해석 엔진을 개발 하였다. 주요 기능은 다음과 같다.
(1) Verilog HDL 및 Liberty 라이브러리 구문분석기 개발
(2) 입력 회로의 timing path 분할과 신호 전달 지연 계산기 개발
(4) FPGA placement 결과에서의 timing path 추적 및 timing 해석 기능 개발
(5) FPGA architecture viewer 및 placement 결과 viewer 와 연동된 타이밍 해석기능 개발
4. Power 해석 Engine 개발 :
FPGA디바이스의 빠른 전력 소모 예측을 위하여 회로의 각 논리회로 소자의 출력단에서의 상태 천이 확률을 예측 하고 이룰 바탕으로 평균 전력소모를 예측 툴을 개발 하였다.
(1) 입력 회로의 각 node에 대한 상태천이 확률 계산 기능 개발
(2) 설계 회로의 정적 전력소모 예측 engine 개발
(3) FPGA 용 논리소자로 구성된 논리회로의 정적 전력소모 해석기 개발
(4) Fabprim 단위의 단일 소비전력 모델 개발
(5) Routing Hopping Table을 이용한 배선용량 모델 개발
5. FPGA용 자동 배선 툴 개발 :
논리 소자의 배치가 완료된 설계 회로의 각 네트에 대하여 최단거리의 배선을 수행하는 Pathfinder 알고리즘에 기반한 자동배선 툴을 개발 하였다.
(1) FPGA device 및 routing 구조 개발
(2) 개발된 routing 구조의 효율성 검증을 위한 자동배선기 engine 개발
(3) 개발된 router의 성능 평가를 위한 Xilinx社 SPARTAN 3 디바이스 데이터를 처리할 수 있는 XDL언어 파서 개발
6. FPGA 설계용 Architecure 및 Floorplan 설계용 사용자 환경 (K-FPGA Navigator) 개발
본 과제의 최종목표인 한국형 FPGA 디바이스의 개발을 위해 독자적인 디바이스 architecure 의 정의 및 배치 및 배선 결과의 검증을 위한입력 syntax 및 GUI를 포함한 설계 자동화 환경을 개발하였다.
(1) Architecture 구조 정의를 위한 입력 syntax 정의 및 viewer 개발
(2) Placement engine과 결합한 placement 결과 viewer 개발
(3) Timing 해석 engine과 결합한 timing 해석 환경 개발
(4) Power 해석 engine과 결합한 power 해석 환경 개발
(5) 상용 FPGA 설계 tool인 Xilinx의 architecure 및 placment 결과 interface 기능 개발
(6) Logic synthesis engine과 integration
7. 상용 FPGA 설계 자동화 툴과의 호환성 확보
자체 개발된 자동화 툴의 정확성을 검증하기 위해서는 H/W로 제작된 FPGA 디바이스를 이용한 검증이 가장 기본 적인 방법이나 H/W 개발 중에는 자동화 툴의 완결성을 검증 할 수 없는 단점이 있다. 이를 보완하기 위하여 상용 FPGA 디바이스 의 Architecture 정보 및 배치 및 배선 설계 단계의 데이터 호환성을 확보 하여 개발 중인 자동화 툴의 정확성을 검증 하는 방법을 채택하였다.
(1) Xilinx 사의 Fabprim cell library 정보 추출을 위한 XDLRC 변환기 개발
(2) Xilinx社 SPARTAN 3 Architecture 및 배치 및 배선 단계의 설계 정보 interface를 위한 XDL 및 XDLRC 변환기 개발
8. 다양한 FPGA 아키텍쳐에 적용 가능한 Data Driven FPGA 설계 자동화 툴 개발
1차년도부터 3차년도 까지 이루어진 FPGA 자동화 툴의 H/W Architecture의 구조에 대한 의존성을 극복하기 위하여 data driven FPGA 자동화 툴을 개발 하였다.
(1) 대용량 회로의 고속 설계가 가능한 고성능 데이터 구조의 개발
o FPGA 아키텍처의 구조의 특징을 이용한 효율적인 패브릭 배열구조의 구현
o 축약된 데이터 구조의 구현을 통한 응용 툴들의 성능 최적화
(2) 자동배선 툴 개발
o 축약된 데이터 구조를 적용한 고속의 배선설계 툴 개발
o 배선결과 검증을 위한 GUI 개발
(3) 자동 배치 및 배선을 위한 타이밍 해석기능 개선
o 배선지연 모델의 정확도 개선
9. FPGA 개발 SW의 성능 평가 Infra 구축
(1) K-FPGA 설계환경과 상용툴인 X사 설계환경간의 데이터 변환기능 개발을 통한 설계 data의 상용 tool interface 기능 개발 및 정확성 검증
(2) X사 툴 대비 아케텍처의 경쟁력 분석을 위한 설계 툴의 성능평가 기능개발
- 배선품질 : Routing resource 사용결과 분석을 통한 배선설계 품질 평가
(3) 다양한 벤치마크 회로 및 실 설계 회로를 통한 성능 검증
(4) Design flow 관리 툴 개발
10. 주관기관
(1) 국내외 전시회/학회 참가를 통하여 FPGA 및 EDA SW에 대한 기술/시장동향 조사를 진행하여 상용화 전략에 반영
(2) 차여기관과의 워크샵을 통하여 기술개발에 대한 내용을 공유하고, 우수성과를 도출하기 위한 가능성을 확대
(3) 참여관인 SK하이닉스 및 휴먼칩스와 협력하여 Configurable 디바이스 하드웨어 칩에 대한 신뢰성을 향상시키고 연구성과에 대한 우수성을 확보
(4) 가트너 등의 국외 전문자료를 분석하여 FPGA/PLD 등의 Configurable 디바이스에 대한 시장동향 분석 및 SK하이닉스에 파운드리 전략 등을 제공
o Configurable 디바이스 사이즈
- 로직셀 용량 및 I/O, 디바이스 구조 등 : 변경목표에 따라 100% 달성
- 로직타일 : 20x20/Bock memory : 218KB/8051 Embedded Processor included
o K-FPGA용 EDA SW
- 상용툴과의 호환성 100% 만족
- 독자적인 인터페이스 및 검증환경 구현
□ 기술개발 배경
o 전통적인 반도체 집적회로 제작 방법은 ASIC(Application Specific IC), PLD (Programmable Logic Device)를 대표하는 FPGA(Field Programmable Gate Array) 또는 Configurable 디바이스라 할 수 있음
o 과거에는 ASIC을 이용한 설계와 공정으로 IC를 제작하여 왔지만, 다양한 파생제품의 출시 요구(TTM : Time-To-Market), 미화 수백만 불을 상회하는 1회당 IC 제작비용, 수주가 소요되는 제작 시간, 고가의 설계용 SW 비용 등으로 ASIC을 이용한 설계가 회피되고 있는 실정임
o 이와는 반대로 FPGA 또는 Configurable 디바이스의 경우 칩 제작은 이미 완료되어, 필요 기능을 현장(실험실)에서 프로그램에 의하여 기능을 구현함으로써 즉시 상용화 제품에 적용이 가능하다는 특징이 있음
□ 핵심개발 기술의 의의
o 국내 최초의 FPGA 형태의 Configurable 디바이스를 개발함으로써 향후 국내외 특허권이 소멸되는 시점을 대비한 자립형 K-FPGA 기술 확보
o 시장 선도적 Leading-edge FPGA가 아닌 틈새시장 공략형 중소형 K-FPGA 개발을 통하여 산업용 기기 등의 국내시장 공략을 위한 원천기술 확보
o Configurable 디바이스를 비롯하여 응용 SW(P&R, Timing/Power 등)을 모두 자체기술로 개발하고 상용환경과 통합검증을 완료함으로써 기술개발 국산화 100% 달성
□ 적용 분야
o 산업용 제어기기, 통신용 기지국, 중소형 Consumer 기기 등
(출처 : 초록)
과제명(ProjectTitle) : | - |
---|---|
연구책임자(Manager) : | - |
과제기간(DetailSeriesProject) : | - |
총연구비 (DetailSeriesProject) : | - |
키워드(keyword) : | - |
과제수행기간(LeadAgency) : | - |
연구목표(Goal) : | - |
연구내용(Abstract) : | - |
기대효과(Effect) : | - |
Copyright KISTI. All Rights Reserved.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.