[보고서]차세대 자동차 이더넷 백본 이중화 기술 개발

박재홍

보고서 정보

주관연구기관

(주)와이즈오토모티브

연구책임자

박재홍

참여연구자

홍성율 , 조진제 , 김정환

보고서유형

최종보고서

발행국가

대한민국

언어

한국어

발행년월

2015-08

과제시작연도

2014

주관부처

산업통상자원부
Ministry of Trade, Industry and Energy

등록번호

TRKO201700003846

과제고유번호

1415138388

사업명

민군겸용기술개발

DB 구축일자

2017-09-20

DOI

https://doi.org/10.23000/TRKO201700003846

표 Ad-hoc 스타일 차량 네트워크 아키텍처
표 Ad-hoc 스타일 차량 네트워크 아키텍처 구분
표 차량용 통신 프로토콜 도입 역사
표 CAN 중심의 복잡한 배선 예시
표 와이즈오토모티브 이더넷 백본 아키텍처 구성 예
표 자동차 통신 환경의 변화
표 차량에서 Ethernet Backbone Switch간 Link의 이중화 개념도
표 군 기술로 기 개발된 로직 기반 이중화 FTE NIC 개념
표 Node Fail Safety 기능 개요
표 차량 내부 암호키 관리 개념도
표 차량 내/외부 네트워크 간의 연동
표 유무선 융합 이증화 개념도
표 Switching Fabric을 이용한 Ethernet Controller 블록도
표 와이즈오토모티브 제안 아키텍처
표 Toyota의 Ethernet Network Architecture
표 NXP의 Ethernet Network Architecture
표 Body Domain CAN 네트워크상의 통신 요구량 분석
표 Chassis Domain CAN 네트워크상의 통신 요구량 분석
표 Multi Media Domain CAN 네트워크상의 통신 요구량 분석
표 미래 전장 시스템의 변화 개념도
표 자동차 전장 시스템의 변화 추세
표 도요타 제안 이더넷 백본 아키텍처
표 Freescale의 미래 아키텍처
표 BMW 미래 아키텍처 로드맵
표 자동차 네트워크 통신방식 요구 사항과 Ethernet의 특징
표 고속 통신망의 발달과 AVB 의 탄생
표 AVB 프로토콜 구성
표 기존 이더넷 프로토콜과 AVB 구성 비교
표 기존 통신 방식과 이더넷 방식의 안정성 차이
표 적용 군용 FTE 장치 블록도
표 기존 군용 FTE 장치 블록도
표 포트 전환 예시
표 적용 FTE 기술과 기존 FTE 기술의 차이
표 군 기술과 기존 기술의 고장 복구 시간 편차 측정
표 고장 극복 시간 측정 실험 환경
표 Data Generator로부터 발생하는 Packet의 패턴
표 포트 전환 측정 시 Packet의 움직임
표 반복 실험 결과 (패킷 도착 시간)
표 Packet 손실 기준 측정 방식
표 반복 실험 결과 (패킷 손실)
표 Throughput 측정 실험 환경
표 군용 FTE 사용 방안
표 민간기술로의 적용 시 FTE 사용 방안
표 차량용 FTE 장치 예시
표 예시 장치 구성 설명
표 완성된 Prototype ver0.1
표 시제품 Layout 1
표 시제품 Layout 2
표 차량용으로 전환이 가능한지 여부를 알아보는 시험에서 사용한 시제품 Schematic
표 시제품 Layout 3
표 시제품 Layout 4
표 시제품 Layout 5
표 시제품 Layout 6
표 시제품 Layout 7
표 시제품 Layout 8
표 시제품 Layout 9
표 시제품 Layout 10
표 시제품 Layout 11
표 연구 개발 백본스위치 시스템 구성
표 PMIC 설계 개념도
표 CAN 요약도
표 CAN 패킷 구조
표 전자서명 알고리즘의 구성
표 인증서 교체기법의 구조
표 제안된 인증서 교체기법
표 차량 내부의 구역 화 예
표 차량 내 유/무선 통신 환경
표 차량 내/외부 네트워크 간의 전환과정 시분할도
표 차량 내부에 이더넷 링크 구축 예
표 무선 네트워크를 이용한 유/무선 이중화 방안
표 이더넷 프레임과 STF 신호의 Time line
표 STF signal format
표 전원과 제어 신호의 분리를 통한 제어 구조의 변화
표 제어기 역할 분담을 통한 통합제어
표 제안 토폴로지의 구성 예
표 토폴로지를 구성하는 제어기간 통신 요구량
표 시스템 블록 다이어그램
표 각 구성부 설명 (Backbone Switch 하드웨어)
표 용어 설명 (Backbone Switch 하드웨어)
표 Battery Input Schematic
표 Battery Input/Output Graph
표 Operating Specifications. (전원입력)
표 PMIC Schematic
표 PMIC In/Out Graph
표 Operating Specifications. (PMIC)
표 LDO -1.2V Schematic
표 LDO -1.2V In/Out Graph
표 Operating Specifications. (LDO -1.2V)
표 FET Schematic
표 FET IN/OUT GRAPH
표 Operating Specifications. (FET Control)
표 MCU 주변회로-전원 안정화 Schematic
표 Operating Specifications. (MCU 주변회로 전원 안정화)
표 MCU Schematic (XTAL 1)
표 XTAL Graph
표 Operating Specifications. (XTAL-1)
표 MCU Schematic (XTAL-2)
표 XTAL GRAPH
표 Operating Specifications. (XTAL-2)
표 JTAG Schematic
표 Operating Specifications. (JTAG Debug Setting)
표 FPGA Schematic
표 Operating Specifications. (FPGA 주변회로-1)
표 FPGA Schematic
표 FPGA Schematic 2
표 Operating Specifications. (FPGA 주변회로-2)
표 FPGA Schematic (주변회로-3)
표 Operating Specifications. (FPGA 주변회로-3)
표 FPGA Schematic (주변회로-4)
표 OSC Out Graph
표 Operating Specifications. (FPGA 주변회로-4)
표 PROM Schematic
표 Data Out Graph (PROM)
표 OSC Out Graph (PROM)
표 Operating Specifications. (PROM)
표 JTAG Schematic (전원 안정화)
표 PROM 전원 안정화 회로
표 Operating Specifications. (PROM 전원 안정화)
표 BCM89501 Schematic & Block Diagram
표 OSC Out Graph
표 Operating Specifications. (BCM89501)
표 BCM89501 Schematic & Block Diagram
표 Operating Specifications. (BCM89501 주변회로-전원안정화)
표 Ethernet Filter
표 Operating Specifications. (Ethernet Filter)
표 CPLD Schematic
표 Operating Specifications. (CPLD)
표 LED INDICATE Schematic
표 In/Output Graph
표 Operating Specifications. (LED INDICATE)
표 하드웨어 회로 변경 내역 (Backbone Switch 하드웨어)
표 주요 부품 List (Backbone Switch 하드웨어)
표 전체 회로 PCB 디자인 및 각 구성 부 위치
표 Power Block 블록도 (좌), Power Block PCB 디자인
표 Application Information (좌), PCB Design (PMIC)
표 블록도 (좌), PCB 부품배치 (우)
표 블록 도 (좌), PCB 부품 배치
표 PCB 디자인 및 각 구성 부 특징
표 회로도의 측정 포인트 (출력 전압 안정성)
표 측정의 상세 (출력 전압 안정성)
표 결과의 상세 (출력 전압 안정성)
표 오실로스코프 파형 (출력 전압 안정성)
표 회로도 상 측정 포인트 (전원 On/Off 테스트)
표 측정의 상세 (전원 On/Off 테스트)
표 결과의 상세 (전원 On/Off 테스트)
표 오실로스코프 파형 (전원 On/Off 테스트)
표 108 회로도 상 측정 포인트 (CLOCK 소스 안정성 (MAIN MCU))
표 측정의 상세 (CLOCK 소스 안정성 (MAIN MCU))
표 결과의 상세 (CLOCK 소스 안정성 (MAIN MCU))
표 오실로스코프 파형 (CLOCK 소스 안정성 (MAIN MCU))
표 회로도 상 측정 포인트 (CLOCK 소스 안정성 (BCM89510))
표 측정의 상세 (CLOCK 소스 안정성 (BCM89510))
표 결과의 상세 (CLOCK 소스 안정성 (BCM89510))
표 오실로스코프 파형 (CLOCK 소스 안정성 (BCM89510))
표 회로도 상 측정 포인트 (CLOCK 소스 안정성 (FPGA))
표 측정의 상세 (CLOCK 소스 안정성 (FPGA))
표 결과의 상세 (CLOCK 소스 안정성 (FPGA))
표 오실로스코프 파형 (CLOCK 소스 안정성 (FPGA))
표 회로도 상 측정 포인트 (Reset Delay)
표 측정의 상세 (Reset Delay)
표 결과의 상세 (Reset Delay)
표 오실로스코프 파형 (Reset Delay)
표 회로도 상 측정 포인트 (Reset Delay (BCM89510))
표 측정의 상세 (Reset Delay (BCM89510))
표 결과의 상세 (Reset Delay (BCM89510))
표 오실로스코프 파형 (Reset Delay (BCM89510))
표 회로도 상 측정 포인트 (Ethernet 통신 신호 레벨 측정)
표 측정의 상세 (Ethernet 통신 신호 레벨 측정)
표 결과의 상세 (Ethernet 통신 신호 레벨 측정)
표 오실로스코프 파형 (Ethernet 통신 신호 레벨 측정)
표 이더넷 백본 네트워크 토폴로지 구성 예시
표 FTE 기술 적용 범위 확대 전 시스템 구상도
표 ECU Node 상에 FTE 기술 구현시의 시스템 구상도
표 FTE 기술 적용 범위 확대 후 시스템 구상도
표 시스템 블록 다이어그램
표 구성 부 설명 (ECU 노드 하드웨어)
표 용어 정의 (ECU 노드 하드웨어)
표 Battery Input Schematic (Connector)
표 Battery Input Schematic (Power)
표 Battery Input/Output Graph
표 Operating Specifications. (전원 입력)
표 PMIC Schematic
표 Operating Specifications. (PMIC)
표 LDO -3.3V Schematic
표 Operation Specifications.(LDO -3.3V)
표 LDO -1.2V Schematic
표 Operating Specifications. (LDO -1.2V)
표 Switch Output Schematic
표 Operating Specifications. (FET Control)
표 MCU Schematic (MCU 주변회로-전원안정화)
표 Operating Specifications. (MCU 주변회로-전원안정화)
표 MCU Schematic (XTAL-1)
표 Operating Specifications. (XTAL-1, ECU 노드)
표 MCU Schematic (XTAL-2 ECU 노드)
표 Operating Specifications. (XTAL-2 ECU 노드)
표 JTAG Debug Schematic
표 JTAG Debug Setting
표 FPGA Schematic (FPGA 주변회로-1)
표 Operating Specifications. (FPGA 주변회로-1)
표 FPGA Schematic (FPGA 주변회로-2)
표 Operating Specifications. (FPGA 주변회로-2)
표 FPGA Schematic (FPGA 주변회로-3)
표 Operating Specifications. (FPGA 주변회로-3)
표 FPGA Schematic (FPGA 주변회로-4)
표 Operating Specifications. (FPGA 주변회로-4)
표 PROM Schematic & Block Diagram
표 Operating Specifications. (PROM)
표 JTAG Schematic (JTAG / PROM 주변회로-전원안정화, ECU 노드)
표 PROM 전원 안정화 회로 (JTAG / PROM 주변회로-전원안정화, ECU 노드)
표 Operating Specifications. (JTAG / PROM 주변회로-전원안정화, ECU 노드)
표 BCM89810 Schematic & Block Diagram
표 Operating Specifications. (BCM89810)
표 BCM89810 주변회로-전원 안정화 Schematic & Block Diagram
표 Operating Specifications. (BCM89810 주변회로-전원안정화)
표 Ethernet Filter Schematic (ECU 노드)
표 Operating Specifications. (Ethernet Filter)
표 CPLD Schematic
표 Operating Specifications. (CPLD)
표 LED Indicate Schematic
표 Operating Specifications. (LED INDICATE)
표 High Side Switch Schematic
표 Operating Specifications. (High Side Switch)
표 BTS824R Schematic (High Side Switch-2 (BTS824R))
표 Operating Specifications. (High Side Switch-2 (BTS824R))
표 High CAN Schematic
표 Operating Specifications. (HIGH CAN)
표 Low CAN Schematic
표 Operating Specifications. (LOW CAN)
표 하드웨어 회로 변경 내역 (ECU 노드 하드웨어)
표 주요 부품 목록 (ECU 노드 하드웨어)
표 전체 회로 PCB 디자인 및 각 구성 부 위치
표 Power Block 블록도 (좌), Power Block PCB Design (우)
표 시스템 전체 구성 (좌), 각각의 파트의 보드 내 실제 위치
표 PMIC PCB 디자인 점검내용
표 PMIC PCB Schematic
표 그라운드 PCB 설계 특징
표 회로도 상 측정 포인트 (출력 전압 안정성 (+5VD, +3.3VD, +2.5VD, +1.2VD))
표 측정의 상세 (출력 전압 안정성 (+5VD, +3.3VD, +2.5VD, +1.2VD))
표 결과의 상세 (출력 전압 안정성 (+5VD, +3.3VD, +2.5VD, +1.2VD))
표 오실로스코프 파형 (출력 전압 안정성 (+5VD, +3.3VD, +2.5VD, +1.2VD))
표 회로도 상 측정 포인트 (전원(LT3504) ON/OFF 테스트, ECU 노드)
표 측정의 상세 (전원(LT3504) ON/OFF 테스트, ECU 노드)
표 오실로스코프 파형 (전원(LT3504) ON/OFF 테스트, ECU 노드)
표 회로도 상 측정 포인트 (CLOCK 소스 안정성 (Main MCU))
표 측정의 상세 (LOCK 소스 안정성 (Main MCU))
표 결과의 상세 (CLOCK 소스 안정성 (Main MCU))
표 오실로스코프 파형 CLOCK 소스 안정성 (Main MCU)
표 회로도 상 측정 포인트 (CLOCK 소스 안정성 (BCM89510))
표 측정의 상세 (CLOCK 소스 안정성 (BCM89510))
표 결과의 상세 (CLOCK 소스 안정성 (BCM89510))
표 오실로 스코프 파형 (CLOCK 소스 안정성 (BCM89510))
표 회로도 상 측정 포인트 (CLOCK 소스 안정성 (FPGA))
표 측정의 상세 (CLOCK 소스 안정성 (FPGA))
표 결과의 상세 (CLOCK 소스 안정성 (FPGA))
표 오실로스코프 파형
표 회로도 상 측정 포인트 (RESET Delay)
표 측정의 상세 (RESET Delay)
표 결과의 상세 (RESET Delay)
표 오실로스코프 파형 (RESET Delay)
표 회로도 상 측정 포인트 (Reset Delay (BCM89810))
표 측정의 상세 (Reset Delay (BCM89810))
표 결과의 상세 (Reset Delay (BCM89810))
표 오실로스코프 파형 (Reset Delay (BCM89810))
표 회로도상 측정 포인트 (Ethernet 통신 신호 레벨 측정)
표 측정의 상세 (Ethernet 통신 신호 레벨 측정)
표 결과의 상세 (Ethernet 통신 신호 레벨 측정)
표 오실로스코프 파형 (Ethernet 통신 신호 레벨 측정)
표 Normal Read Method 플로우차트
표 레지스터 정보
표 Normal Write Method
표 LRE Control Register
표 BroadR-Reach PHY Page Summary
표 LED Refresh Register
표 MAC Trunking Control Register
표 Trunking Group 0 Register
표 MCU 소프트웨어 블록도
표 전체 시스템 구성과 CPLD 블럭도
표 LED Decoder 주기 정보
표 Timing Generator 제어 타이밍 모식도
표 SPI MUX 블럭도
표 SPI MUX 신호 주기
표 SPI MASTER CONTROLLER 주기 그래프 및 타이밍 정보
표 Signal Level Detector 신호 주기 정보
표 SPDT Controller 신호 주기 정보
표 링크 어그리게이션 구성예시
표 Link Aggregation Block Diagram
표 백본 스위치 상에 구축한 링크 어그리게이션과 FTE
표 OSTF 프로토콜 및 데이터 프로토콜 교환 방식
표 BFD 프로토콜 동작
표 BFD 상태 천이도
표 고장감지 기술들의 오류 감지 시간 비교
표 SPI 읽기값 (좌)
표 UART 읽기 값
표 SPI 쓰기 확인 결과
표 스위칭 동작 확인 네트워크 구성
표 Link Status 변화 확인
표 SPDT 동작 확인 네트워크 구성
표 TamoSoft의 Throughput 테스트 프로그램
표 실험 1: 직접연결 네트워크 구성도
표 실험 2: 스위치 통과 네트워크 구성도

과제명(ProjectTitle) :	-
연구책임자(Manager) :	-
과제기간(DetailSeriesProject) :	-
총연구비 (DetailSeriesProject) :	-
키워드(keyword) :	-
과제수행기간(LeadAgency) :	-
연구목표(Goal) :	-
연구내용(Abstract) :	-
기대효과(Effect) :	-

내보내기 구분	파일저장 인쇄 메일전송
구성항목	기본정보 상세정보 관리번호, 제목(한글), 저자명(한글), 발행일자, 전자원문, 초록(한글), 초록(영문) 관리번호, 제목(한글), 제목(영문), 저자명(한글), 저자명(영문), 주관연구기관(한글), 주관연구기관(영문), 발행일자, 총페이지수, 주관부처명, 과제시작일, 보고서번호, 과제종료일, 주제분류, 키워드(한글), 전자원문, 키워드(영문), 입수제어번호, 초록(한글), 초록(영문), 목차
저장형식	Text(ASCII format) Excel format
메일정보	받는사람 (필수) @ 보내는사람 (선택) @ 제목 내용 KISTI 검색결과 이메일 서비스
안내	총 건의 자료가 검색되었습니다. 다운받으실 자료의 인덱스를 입력하세요. (1-10,000) 검색결과의 순서대로 최대 10,000건 까지 다운로드가 가능합니다. 데이타가 많을 경우 속도가 느려질 수 있습니다.(최대 2~3분 소요) 다운로드 파일은 UTF-8 형태로 저장됩니다. 파일의 내용이 제대로 보이지 않을실 때는 웹브라우저 상단의 보기 -> 인코딩 -> 자동선택 여부를 확인하십시오. ~ Text(ASCII format) Excel format

연합인증

차세대 자동차 이더넷 백본 이중화 기술 개발
Development of Redundant Ethernet Backbone Network For the Next Generation Vehicle 원문보기

초록

Abstract

목차 Contents

표/그림 (300)

표/그림 (300)

연구자의 다른 보고서 :

참고문헌 (25)

연구과제 타임라인

관련 콘텐츠

원문 보기

이 보고서와 함께 이용한 콘텐츠

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

선택된 텍스트

연합인증

차세대 자동차 이더넷 백본 이중화 기술 개발 Development of Redundant Ethernet Backbone Network For the Next Generation Vehicle 원문보기

초록

Abstract

목차 Contents

표/그림 (300) 모든 표/그림 보기

표/그림 (300) 슬라이드로 보기

연구자의 다른 보고서 :

박재홍 (4) 홍성율 (1) 조진제 (1) 김정환 (1)

참고문헌 (25)

연구과제 타임라인

전체(0) 논문(0) 특허(0) 보고서(0)

전체(0) 논문(0) 특허(0) 보고서(0)

관련 콘텐츠

원문 보기

이 보고서와 함께 이용한 콘텐츠

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

선택된 텍스트

차세대 자동차 이더넷 백본 이중화 기술 개발
Development of Redundant Ethernet Backbone Network For the Next Generation Vehicle 원문보기

표/그림 (300)

표/그림 (300)