초록 ▼

원전에 디지털 기술이 적용됨에 따라 디지털 안전계통의 공통원인고장(CCF) 발생 가능성이 증가하여 이를 방지하기 위해 프로그래머블 논리소자(예, FPGA) 기반의 안전등급 제어기가 개발되어 활용되고 있으나, 원전 디지털 안전계통에서 요구되는 안전기능을 FPGA-기반 제어기에 구현하기 위해서는 하드웨어 기술 언어(HDL)를 사용한 제어로직이 필수적이나, 이러한 언어는 극히 소수의 전문가들에게만 활용되고 있고 원자력 계측제어 엔지니어에게 친숙하지 않아 제어로직의 구현이 어렵고 안전성을 확보하기 어렵다.

따라서, 원자력 계

원전에 디지털 기술이 적용됨에 따라 디지털 안전계통의 공통원인고장(CCF) 발생 가능성이 증가하여 이를 방지하기 위해 프로그래머블 논리소자(예, FPGA) 기반의 안전등급 제어기가 개발되어 활용되고 있으나, 원전 디지털 안전계통에서 요구되는 안전기능을 FPGA-기반 제어기에 구현하기 위해서는 하드웨어 기술 언어(HDL)를 사용한 제어로직이 필수적이나, 이러한 언어는 극히 소수의 전문가들에게만 활용되고 있고 원자력 계측제어 엔지니어에게 친숙하지 않아 제어로직의 구현이 어렵고 안전성을 확보하기 어렵다.

따라서, 원자력 계측제어 엔지니어에게 친숙한 Function Block Diagram과 같은 그래픽 언어(FBD)로 제어로직을 작성할 수 있도록 하고, 이를 FPGA-기반 제어기에 맞는 HDL로 변환, 디버깅 및 합성을 자동으로 해주는 통합개발환경을 제공하는 것이 필요하다.

본 과제는 총 3년(2013년 04월 01일 ~ 2015년 12월 31일)에 걸쳐서 수행되었으며, FPGA-기반 제어기의 통합개발환경에 필요한 핵심 소프트웨어 기술을 개발하였다. 핵심 소프트웨어는 개발을 지원하는 소프트웨어와 검증을 지원하는 소프트웨어로 구분되며, 개발 지원 소프트웨어는 FBD를 디자인 할 수 있는 FBD 편집기와 FBD를 HDL로 변환해주는 변환기, 상용 개발 도구인 Libero와 연동을 지원하는 HDL Linker, 통합개발환경을 위한 통합 도구인 NuNavigator를 개발하였으며, 검증 지원 소프트웨어는 FBD를 시뮬레이션 하는 FBD Simulator, FBDtoHDL 변환기 및 상용합성 도구의 co-simulation을 수행할 수 있는 IST-FPGA, co-simulation의 시니라오를 생성할 수 있는 시나리오 생성기, 상용 합성도구의 동치성 을 검사할 수 있는 CVEC, FBD의 rule을 체크할 수 있는 FBD Checker를 개발하였다.

본 과제를 통해서 FPGA 기반 제어기에 필요한 통합개발환경의 핵심 소프트웨어 기술을 개발하여 국산화 개발의 실현 가능성을 확보하였으며, 산업체가 참여하는 국책연구사업 신규과제 개발을 추진하여, 본 과제의 결과물에 기반한 통합개발환경을 상용화할 계획이다.

(출처: 서지정보양식 초록 p.121)

Abstract ▼

The various safety grade FPGA-based platforms for application to the nuclear I&C system were developed as a diverse mean to prevent and mitigate common causal failures. In order to implement functions required by safety system in FPGA based platform, it is essential for developers to program control

The various safety grade FPGA-based platforms for application to the nuclear I&C system were developed as a diverse mean to prevent and mitigate common causal failures. In order to implement functions required by safety system in FPGA based platform, it is essential for developers to program control logic using hardware description language, but this language has been used only to very small number of experts and is not familiar to most nuclear I&C developers. Therefore, it is required to provide the integrated development environment that allows the nuclear I&C developers to program the control logic with a graphical language such as a Function Block Diagram familiar to the developers and that convert FBD to HDL automatically.

This project aims to develop the core software technology required for the integrated development environment for FPGA based logic controller for three years from 2013 to 2015. The developed core software technology includes:

- Development of FBD Editor
- Development of FBDtoHDL converter
- Development of HDL Linker

Full scope integrated development environment has to be commercialized based on the results produced through this project

(출처:BIBLIOGRAPHIC INFORMATION SHEET Abstract p.122)

목차 Contents

• 표지 ... 1
• 제 출 문 ... 3
• 보고서 요약서 ... 5
• 요 약 문 ... 7
• SUMMARY ... 9
• CONTENTS ... 11
• 목차 ... 13
• 표목차 ... 15
• 그림목차 ... 16
• 제1장 서론 ... 19
• 제2장 FPGA 기술의 원전적용 ... 25
• 제1절 FPGA 개요 ... 27
• 제2절 FPGA 프로그램 ... 30
• 제3절 FPGA 기술의 원전 적용 현황 ... 36
• 제3장 통합개발환경 개요 ... 41
• 제1절 PLC의 제어로직 개발 공정 ... 43
• 제2절 FPGA 제어기의 제어로직 개발 공정 ... 44
• 제3절 FPGA 제어기를 위한 통합개발환경 ... 45
• 제4장 통합개발환경 설계요건 ... 49
• 제1절 목적 및 범위 ... 51
• 제2절 FLC 개요 ... 51
• 제3절 FBD 편집기 요건 ... 52
• 제4절 FBDtoHDL 변환기 요건 ... 60
• 제5장 통합개발환경 개발 ... 79
• 제1절 FBD 편집기 ... 81
• 제2절 FBDtoHDL 변환기 ... 86
• 제3절 HDL Linker ... 89
• 제4절 NuNavigator ... 91
• 제6장 통합개발환경을 위한 검증도구 ... 95
• 제1절 FBD Simulator ... 97
• 제2절 Scenario Generator ... 100
• 제3절 IST-FPGA ... 103
• 제4절 CVEC ... 105
• 제5절 FBD Checker ... 107
• 제7장 결론 ... 113
• 제8장 참고문헌 ... 117
• 서지정보양식 ... 121
• 끝페이지 ... 123