최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
DataON 바로가기다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
Edison 바로가기다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
Kafe 바로가기주관연구기관 | 한국외국어대학교 Hankuk University of Foreign Studies |
---|---|
연구책임자 | 이우 |
참여연구자 | 송재용 , 김용성 , 구자용 , 류현 , 문창연 , 김경중 , 유현웅 |
보고서유형 | 2단계보고서 |
발행국가 | 대한민국 |
언어 | 한국어 |
발행년월 | 2015-11 |
과제시작연도 | 2014 |
주관부처 | 미래창조과학부 Ministry of Science, ICT and Future Planning |
등록번호 | TRKO201700010086 |
과제고유번호 | 1711015338 |
사업명 | 나노·소재기술개발 |
DB 구축일자 | 2017-11-13 |
키워드 | 수직정렬.실리콘나노선.열전.vertical alignment.silicon nanowire.thermoelectrics. |
° 열전변환효율의 이론적 예측을 위하여 제일원리 기반 볼쯔만 수송 방정식을 통하여 실리콘의 열전특성을 예측하였고, empirical force field 를 이용한 분자동력학을 이용하여 이론적인 격자 열전도도, 저차원 소재의 도핑농도, 표면미세구조 등의 조건이 열전물성에 미치는 영향을 정량적으로 예측할 수 있는 전산모사기술 개발. 실리콘 소재의 이론적 열전변화효율 (fundamental limit) ZT = 1.7 예측.
° Si기판의 하향식(top-down)에칭을 통해 Si 나노선을 대면적으로 형성시킬 수 있는 기술
° 열전변환효율의 이론적 예측을 위하여 제일원리 기반 볼쯔만 수송 방정식을 통하여 실리콘의 열전특성을 예측하였고, empirical force field 를 이용한 분자동력학을 이용하여 이론적인 격자 열전도도, 저차원 소재의 도핑농도, 표면미세구조 등의 조건이 열전물성에 미치는 영향을 정량적으로 예측할 수 있는 전산모사기술 개발. 실리콘 소재의 이론적 열전변화효율 (fundamental limit) ZT = 1.7 예측.
° Si기판의 하향식(top-down)에칭을 통해 Si 나노선을 대면적으로 형성시킬 수 있는 기술 개발.
Si 나노선의 도핑농도, 타입, 직경, 길이 표면 거칠기, 결정학적 배향을 정확이 제어할 수 있는 원천기술 개발. 에칭으로 얻어진 SiNWs의 낮은 전기전도 특성을 밝혀내기 위하여 에칭조건과 전기전도도간의 상관관계를 체계적으로 분석. SiNWs의 SIMS분석을 통해 낮은 전기전도 특성의 원인이 에칭과정 중 발생하는 도펀트 손실과 관련이 있음을 규명.
° 국내에 보유하지 않던 저차원 열전소재의 물성측정을 위한 Microfabricated Thermoelectric Measurement Platform (MTMP) 소자 최적화된 설계/구현 기술을 확립하여 나노스케일에서 직접적인 방법으로 Seebeck계수 (S), 전기전도도 (σ), 열전도도(k)를 동시에 측정평가할 수 있는 기술 확보. 국내 연구진들에게 해당기술의 보급.
° 확보된 열전물성 측정기술의 신뢰성 확보를 위한 열전물성측정결과의 Round Robin Test.
( 출처 : 요약서 4p )
The present research and development is aimed (1) at developing computational method of predicting thermoelectric properties (e.g., electrical and thermal conductivity, Seebeck coefficient) of low dimensional materials with various materials morphology, dopant types and concentrations, and the funda
The present research and development is aimed (1) at developing computational method of predicting thermoelectric properties (e.g., electrical and thermal conductivity, Seebeck coefficient) of low dimensional materials with various materials morphology, dopant types and concentrations, and the fundamental thermoelectric figure-of-merit (ZT) of silicon, (2) at exploring cutting-edge nano-metrologies for reliable evaluation thermoelectric properties and energy conversion efficiency of low dimensional materials, and (3) at developing a core technology for nanowire-based thermoelectric devices that are can be implemented to advanced integrated circuits through top-down nano-processing.
To achieve the goals, we have conducted the systematic researches through interdisciplinary approach as following; I) theoretical modeling for the calculation thermoelectric energy conversion efficiency through first-principle approach based on Boltzmann transport equation as well as for predicting lattice thermal conductivity based on molecular dynamic simulation, II) development of top-down nano-processing for vertically aligned SiNWs-based thermoelectric device with arrays of p- and n-leg, III) microfabricated thermoelectric measurement platform(MTMP) based reliable measurments of thermoelectric properties of low-dimensional nanomaterials. By developing a new simulation method, we were able to predict lattice thermal conductivity as a function of length and diameters of SiNWs with different doping states. The predicted thermal conductivity values were compared with experimental data, from which we validated our simulation algorithm. In addition, we presented for the first time the fundamental limit of energy conversion efficiency of silicon with ZT = 1.7. For the material’s field, we have systematically analyzed the origin of low electrical conductivity of SiNWs formed by top-down etching processes. Based on electrical measurements and also secondary ion mass spectroscopy of SiNWs formed under various etching conditions, we concluded that the dopant loss which takes place during the etching process at the etched surface is mainly responsible for low electrical conductivity. Post-doping, passivation/removal of surface, post-annealing of etch formed SiNWs turned out to be effective to some extents only for SiNWs with larger diameters (> 100 nm). But these post processes were not effective for sub-100 nm SiNWs. For the realization of SiNWs-based high-performance TE devices, low electrical conductivity of etch-formed SiNWs needs to be further resolved. For the device and nanometrology field, we have successfully established protocol for the reliable evaluation of thermoelectric properties of low-dimensional nanomaterials, which based on MTMP arrays realized on 8 inch-scale wafer. The reliability of our measurement system have been checked by evaluating thermal conductivity of various low-dimensional nanomaterias as well as comparing the measurement results through round robin testing.
( 출처 : SUMMARY 10p )
과제명(ProjectTitle) : | - |
---|---|
연구책임자(Manager) : | - |
과제기간(DetailSeriesProject) : | - |
총연구비 (DetailSeriesProject) : | - |
키워드(keyword) : | - |
과제수행기간(LeadAgency) : | - |
연구목표(Goal) : | - |
연구내용(Abstract) : | - |
기대효과(Effect) : | - |
Copyright KISTI. All Rights Reserved.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.