최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기주관연구기관 | 충북대학교 Chungbuk National University |
---|---|
연구책임자 | 홍종필 |
보고서유형 | 최종보고서 |
발행국가 | 대한민국 |
언어 | 한국어 |
발행년월 | 2016-05 |
과제시작연도 | 2015 |
주관부처 | 미래창조과학부 Ministry of Science, ICT and Future Planning |
등록번호 | TRKO201700010572 |
과제고유번호 | 1345237549 |
사업명 | 이공학개인기초연구지원 |
DB 구축일자 | 2017-10-12 |
DOI | https://doi.org/10.23000/TRKO201700010572 |
1. 연구결과 내용
본 연구목표는 기존 Digital PLL의 난제인 비선형 특성, 지터 성능, 칩 면적, Lock-Time등의 문제 해결에 기여할 수 있는 다양한 기법 및 회로 기술 개발이며, 연구개발의 내용은 아래와 같이 요약할 수 있다
2. 연구결과 성능 요약
제안된 DPLL은 칩 면적과 전력소모 성능이 기존의 구조에 비해 가장 우수한 것으로 분석되었으며 새롭게 제안된 기법에 의해 기존 구조에 비해 면적은 대략 1/8, 지터 성능도 약 3배 정도의 개선된 결과를 확보하였고, 그 외에도 경쟁력 있는 성능결
※ AI-Helper는 부적절한 답변을 할 수 있습니다.