초록 ▼

□ 연구의 목적 및 내용
초고화질 디스플레이를 위한 20Gb/s이상의 고속 직렬 데이터 송수신의 요구는 점차 증대되고 있으며 이를 해결하기위한 회로 및 시스템 설계연구가 필요하다. 본 연구는 20Gb/s+ 데이터를 전기적 채널로 송수신 하는데 필요한 회로설계에 있어서의 도전적인 회로 설계연구(송신기, 수신기,타이밍, 등화기, 채널간 Crosstalk cancel 등)와 이들의 매우낮은 전력소비 구현(목표: 2pJ/bit, <40mW @20Gb/s)에 대한 연구와 전기적 채널의 대체로 고려중인 광채널 접근에 필요한 저전력 회로

□ 연구의 목적 및 내용
초고화질 디스플레이를 위한 20Gb/s이상의 고속 직렬 데이터 송수신의 요구는 점차 증대되고 있으며 이를 해결하기위한 회로 및 시스템 설계연구가 필요하다. 본 연구는 20Gb/s+ 데이터를 전기적 채널로 송수신 하는데 필요한 회로설계에 있어서의 도전적인 회로 설계연구(송신기, 수신기,타이밍, 등화기, 채널간 Crosstalk cancel 등)와 이들의 매우낮은 전력소비 구현(목표: 2pJ/bit, <40mW @20Gb/s)에 대한 연구와 전기적 채널의 대체로 고려중인 광채널 접근에 필요한 저전력 회로 및 시스템 설계연구 및 실리콘 포토닉스와의 융합에 필요한 기반회로 설계연구에 주안점을 두고 연구함.

□ 연구결과
연구의 데이터 속도 목표였던 20Gb/s 구현 가능한 CMOS공정(예: 28nm등) 사용 불가로 인하여 65nm~130nm 저가의 다양한 CMOS 공정기술로 회로를 설계 구현하였다. 따라서 성능측면에서 동작속도보다 새로운 회로 구조의 제시와 성능향상 연구 착안에 주안점을 두고 진행하였다. 설계 목표였던 저전력 소비를 주요 회로에서 구현할수 있었다.

연구결과 고속 저전력 인터페이스를 위한 Dynamic CML Latch 적용 저전력 CDR, 새로운 구조의 Bang-bang PD 적용 저전력 CDR, CDR jitter tolerance 성능의 on-chip측정 및 피드백을 위한 알고리즘 설계, 디스플레이용 저전력 False-Lock Free DLL, 저전력용 PWM 신호 CDR회로등을 설계하여 본 연구에서 주안점을 둔 저전력 소비를 위한 회로 구조를 적용하여 전력 소비 측면에서 현저한 개선을 보여주었다. 또한 기존 NRZ 데이터dp클럭을 공통 신호에 올려 보내는 새로운 방식의 Clock embedding Signaling 기법을 제안하였다. 이 신호기법을 이용한 광대역의 저전력 CDR을 설계하여 성능 개선 연구를 수행하였다. 또한 심볼간 간섭 (Inter-symbol interference) 의 크기 검출을 이용한 적응형 등화기 설계를 통해 입력단의 신호세기를 강화하는 회로 연구도 진행하였다.

연구결과는 9편의 SCI논문(7편 게재, 2편 review중)과 특허 18건(출원 9건, 등록 7편,2건 등록예정), 저명 국제학술발표, 기술이전등으로 연결되었다.

□ 연구결과의 활용계획
기존 고속인터페이스의 주요 핵심IP로 활용되어 필요한 Fabless기업에 IP를 이전할것이며, 연구결과는 최근 데이터센터의 고속데이터 모듈 접속에 필요성이 증대되고 있고,실리콘포토닉스와 결합한 고속광연결 모듈 설계에 관한 후속연구의 기반으로 활용할 것이다.

( 출처 : 요약문 5p )

Abstract ▼

□ Purpose&contents
A 20Gb/s+ low power serial I/O circuit design for ultra-high-definition interface advanced system design is needed. The main purpose of this research is to design all sub-blocks in the I/O design(transmitter, receiver, equalizer, crosstalk canceller, differnetial signal de-skew

□ Purpose&contents
A 20Gb/s+ low power serial I/O circuit design for ultra-high-definition interface advanced system design is needed. The main purpose of this research is to design all sub-blocks in the I/O design(transmitter, receiver, equalizer, crosstalk canceller, differnetial signal de-skew, etc.) required for 20Gb/s+ serial I/O. For preparing the mixed study with the optical I/O and silicon photonics, CMOS circuit design for optical interface will also be investigated.

□ Result
Due to the unavailability of ~20nm CMOS process, we used 65nm~130nm CMOS technologies to check the feasibilities of our circuit designs.
We developed a low power CDR using dynamic CML latch and novel type bang-bang PD and the technique for on-chip CDR jitter tolerance measurement and feedback, low-power false-lock free DLL and low power CDR for PWM (Pulse width modulation) signal. We investigated a clock embedding signaling for high-speed I/O

We also designed a small and efficient equalizer circuit for high-speed interface by measuring inter-symbol interference.
We published 9 SCI journlas(8 published, 1 under review) and generated 18 patents.
We transferred our IP’s to fabless companies.

□ Expected Contribution
A novel clock embedding scheme and point-to-point signaling technique can be used to develop a ultra-high speed intra-panel interface for Ultra high definition TV.
The research goal for this research is to contribute to ultra-high speed CMOS design for intra-panel interface in UD TV and monitor. The optical signaling approach is to contribute the O-E, E-O conversion circuit design and the design of intra-panel oriented optical PCB. The optical interconnection to electronic devices is long searched for proper application. The intra-panel interface for UD TV or monitor will be the right choice for that and this research willl prove the feasibility for that.

( 출처 : SUMMARY 6p )

목차 Contents

• 표지 ... 1목차 ... 3연구계획 요약문 ... 4연구결과 요약문 ... 5 한글요약문 ... 5 SUMMARY ... 6연구내용 및 결과 ... 7 1. 연구개발과제의 개요 ... 7 2. 국내외 기술개발 현황 ... 9 3. 연구수행 내용 및 결과 ... 10 4. 목표달성도 및 관련분야에의 기여도 ... 11 5. 연구결과의 활용계획 ... 16 6. 연구과정에서 수집한 해외 과학기술정보 ... 16 7. 주관연구책임자 대표적 연구실적 ... 17 8. 참고문헌 ... 17 9. 연구성과 ... 18 10. 국가과학기술지식정보서비스에 등록한 연구시설‧장비 현황 ... 28 11. 연구개발과제 수행에 따른 연구실 등의 안전조치 이행실적 ... 28 12. 기타사항 ... 29별첨 ... 30끝페이지 ... 43