초록 ▼

연구의 목적 및 내용

소프트웨어에서 검증이 된 학습 알고리즘들은 아직까지 spiking neural network를 기반으로 한 뉴로모픽 IC에서는 실현된 바가 없다. 본 연구에서는 인간의 뇌를 모사하는 뉴로모픽 프로세싱으로 RBM 및 Backpropagation 학습을 수행하는 집적회로 칩을 28nm CMOS IC로 개발하였다. 이미지들을 입력받아 칩 스스로 학습하며, 이를 바탕으로 후에 입력되는 새로운 이미지를 실시간으로 인지/유추할 수 있는 프로세서 칩을 구현하였다. 특히 어떠한 마이크로프로세서 코어와도 함께 하나

연구의 목적 및 내용

소프트웨어에서 검증이 된 학습 알고리즘들은 아직까지 spiking neural network를 기반으로 한 뉴로모픽 IC에서는 실현된 바가 없다. 본 연구에서는 인간의 뇌를 모사하는 뉴로모픽 프로세싱으로 RBM 및 Backpropagation 학습을 수행하는 집적회로 칩을 28nm CMOS IC로 개발하였다. 이미지들을 입력받아 칩 스스로 학습하며, 이를 바탕으로 후에 입력되는 새로운 이미지를 실시간으로 인지/유추할 수 있는 프로세서 칩을 구현하였다. 특히 어떠한 마이크로프로세서 코어와도 함께 하나의 집적회로로 구현 될 수 있도록 직렬 인터페이스 프로토콜을 온칩으로 구현하고, 숫자와 얼굴 이미지의 학습에 적용하여 향후 이미지 전용 고속 초저전력 프로세서로서 사용가능함을 보이는 것을 목표로 하였다.

연구결과

딥러닝의 최초 version인 Deep Belief Network에 필수적인 Autoencoder라는 비감독학습 알고리즘을 뉴로모픽 구조에서 최초로 구현하였다. IC는 3.5mm x 3.5mm 크기이며, 28nm CMOS로 구현 되었으며 다음과 같은 특징을 갖는다.

- 3-layer rate-based spiking neural network의 뉴로모픽 구조
- 500 x 500 개의 6b SRAM 기반의 시냅스 어레이
- 1000개의 뉴런 역할을 하는 neuronal 프로세서 포함
- 전류모드 메모리 read 방식 구현으로 디지털 방식의 곱셈 제거
- Forward/backward matrix 곱셈 연산을 한번에 할 수 있는 transposable 구조
- 대표적 비감독 학습인 RBM 및 Autoencoder 구현
- 대표적 감독 학습인 Backpropagation으로 확장 가능
- 누설 전류 수준의 초저전력 소모 달성 (< 1mW)
- PC 연동 입출력을 위한 serial 인터페이스

구현된 IC는 16x16 픽셀의 2D 숫자 이미지와 얼굴 이미지에 적용하여 검증이 완료되었다. 추론 동작에서는 4.46pJ/(synaptic operation), 학습 동작에서는 19.26pJ/(synaptic weight update)의 에너지 효율을 달성하였다. 제안하는 회로는 향후 batch 학습을 위한 추가적인 블록이 더해지는 형태의 확장을 통해 60,000개의 MNIST 데이터 세트의 학습에서도 잘 동작함을 모의실험으로 확인하였다.

연구결과의 활용계획

본 연구의 결과는 소프트웨어에서 검증된 RBM 및 Backpropagation 등의 학습을 뉴로모픽 SNN에서도 온칩으로 구현할 수 있는 기술을 최초로 확보하였음을 의미한다. 저전력 AP에 접목할 수 있으며, 이미지, 모션인식, 로봇제어 등 시각 데이터의 처리가 필요한 응용에서 스스로 학습하며 속도, 전력 성능이 크게 향상된 NPU로서 시스템에 포함될 수 있다.

(출처 : 요약문 4p)

Abstract ▼

Purpose & contents

This study aims the world-first implementation of brain-inspired graphic processor, which will be the most important part of the next-generation computer. The goal will be the integration into a single IC chip using nano-CMOS technology. Communicating with microprocessor in

Purpose & contents

This study aims the world-first implementation of brain-inspired graphic processor, which will be the most important part of the next-generation computer. The goal will be the integration into a single IC chip using nano-CMOS technology. Communicating with microprocessor in PC, the implemented chip will be verified as a brain-inspired self-learning processor optimized for the image-specific processor.

Result

This research achieved the first IC implementation of on-chip learning neuromorphic Autoencoder unit in a form of rate-based spiking neural network. With a current-mode signaling scheme embedded in a 500 x 500 6b SRAM-based memory, the proposed architecture achieves simultaneous processing of multiplications and accumulations.
In addition, a transposable memory read for both forward and backward propagations and a virtual lookup table are also proposed to perform an unsupervised learning of Restricted Boltzmann Machine.
The IC is fabricated using 28nm CMOS process and is verified in a three-layer network of encoder-decoder pair for training and recovery of images with 2D 16x16 pixels. With a dataset of 50 digits, the IC shows a normalized root mean square error of 0.150. Measured energy efficiencies are 4.46pJ per synaptic operation for inference and 19.26pJ per synaptic weight update for learning, respectively. The learning performance is also estimated by simulations if the proposed hardware architecture is extended to apply to a batch training of 60,000 MNIST datasets.

Expected Contribution

This study has meaning of setting up a technical base of embedding cognitive computing to a low-power neuromorphic processor. This technology can replace conventional power-hungry image processing hardware in face/motion recognition and robot control. Neuromorphic system mimics neurobiological operations in brain by integration into a IC chip and can be further expanded to various interdisciplinary high-impact research.

(출처 : SUMMARY 5p)

목차 Contents

• 표지 ... 1
• 목차 ... 2
• 연구계획 요약문 ... 3
• 연구결과 요약문 ... 4
• 한글요약문 ... 4
• SUMMARY ... 5
• 연구내용 및 결과 ... 6
• 1. 연구개발과제의 개요 ... 6
• 2. 국내외 기술개발 현황 ... 7
• 3. 연구수행 내용 및 결과 ... 7
• 4. 목표달성도 및 관련분야에의 기여도 ... 14
• 5. 연구결과의 활용계획 ... 14
• 6. 연구과정에서 수집한 해외 과학기술정보 ... 15
• 7. 주관연구책임자 대표적 연구실적 ... 15
• 8. 참고문헌 ... 15
• 9. 연구성과 ... 15
• 10. 국가과학기술지식정보서비스에 등록한 연구시설‧장비 현황 ... 17
• 11. 연구개발과제 수행에 따른 연구실 등의 안전조치 이행실적 ... 17
• 12. 기타사항 ... 17
• 별첨1 : 대표연구실적 ... 18
• 별첨2 : 세부 목표 관련 증빙 ... 22
• 끝페이지 ... 32