초록 ▼

질소 원자로 도핑한 n형 6H-SiC(0001) 반도체 기판(semiconductor substrate)을 초고진공(ultrahigh vacuum: UHV) 체임버 안에서 1150 ℃로 가열함으로써 C 원자로 이루어진 (6√3×6√3)R30° 구조를 가진 균일한 영층(zero layer: ZL)을 기판 위에 형성하였다. 자유지지(free-standing) 그래핀과는 달리 이 ZL은 일부 원자가 기판의 최상층 Si 원자와 결합하고 있어서, 그래핀 특유의 선형 분산을 가진 π 띠(band)를 형성하지 않아 그래핀 고유의 특성을 가지지

질소 원자로 도핑한 n형 6H-SiC(0001) 반도체 기판(semiconductor substrate)을 초고진공(ultrahigh vacuum: UHV) 체임버 안에서 1150 ℃로 가열함으로써 C 원자로 이루어진 (6√3×6√3)R30° 구조를 가진 균일한 영층(zero layer: ZL)을 기판 위에 형성하였다. 자유지지(free-standing) 그래핀과는 달리 이 ZL은 일부 원자가 기판의 최상층 Si 원자와 결합하고 있어서, 그래핀 특유의 선형 분산을 가진 π 띠(band)를 형성하지 않아 그래핀 고유의 특성을 가지지 않는다. 본 연구에서는 기판과 ZL 사이에 IV족 원소인 Si, Ge, Sn을 삽입(intercalation)하여 ZL과 기판 Si 원자 사이의 결합을 제거하여 선형 분산의 π 띠를 가진 준자유지지 단층 그래핀(quasi-free-standing monolayer graphene: QFMLG)을 형성하였다. 이때 삽입된 원소는 특정한 구조를 가진 계면층(interfacial layer)을 형성하는 것을 발견하였다. 본 연구에서는 주사터널링현미경(scanning tunneling microscopy: STM), 방사광을 이용한 핵심(core level) 및 가전자띠(valence band) 광전자분광(photoemission spectroscopy: PES), 각분해 광전자분광(angle-resolvE_D PES: ARPES) 등의 기법을 사용하여 삽입된 계면층의 전자 상태(electronic state)와, 페르미 준위(Fermi level: E_F)에 대한 디랙 점(Dirac point: E_D)의 상대적 위치로 결정되는 QFMLG의 도핑과의 상관관계를 규명하였다. 그 결과를 요약하면 다음과 같다.

1. Si 삽입 결과: ZL 위에 실온(room temperature)에서 Si를 증착한 뒤 750 ℃에서 가열하면, 삽입된 Si은 흡착층(adlayer)과 흡착원자(adatom)의 두 층으로 이루어진 반도체성(semiconducting) 계면층을 형성하고, 기판으로부터 분리된 QFMLG는 E_D가 E_F보다 0.21 eV만큼 아래에 위치하게 되어 n형이 된다.

2. Ge 삽입 결과: ZL 위에 실온에서 Ge을 증착한 뒤 850 ℃에서 가열하면, 삽입된 Ge은 흡착복층 (adbilayer)과 흡착원자의 세 층으로 이루어진 반도체성 계면층을 형성하고, 기판으로부터 분리된 QFMLG는 E_D가 E_F보다 0.20 eV 위에 있어서 p형이 되지만, 추가적으로 950 ℃로 가열하면, 삽입된 Ge은 흡착층(adlayer)과 흡착원자의 두 층으로 이루어진 반도체성 계면층을 형성하고, 그 QFMLG는 E_D가 E_F보다 0.27 eV만큼 아래에 위치하게 되어 강한 n형이 된다.

3. Sn 삽입 결과: ZL 위에 실온에서 Sn를 증착한 뒤 850 ℃에서 가열하면, 삽입된 Sn은 금속성(metallic) 계면층을 형성하고, 기판으로부터 분리된 QFMLG는 E_D가 E_F와 일치하게 되어 전하중성(charge-neutrality)이 된다.

계면층에 의한 표면상태가 전혀 없을 경우, 6H-SiC(0001)면은 자발적 편극(spontaneous polarization)에 의해 표면에 유도되는 음(negative)의 편극 전하(polarization charge) 때문에 그 위에 놓인 QFMLG를 강한 p형으로 도핑한다. 그런데 Si이나 Ge을 삽입하면 계면층의 매달린 결합(dangling bond)이 있는 원자사이의 강한 전자 상관(electron correlation) 효과로 허버드 띠(Hubbard band)가 형성되어 계면층은 반도체 성질을 띠며, 이 허버드 띠 중 페르미 준위(Fermi level)가 위치한 위 띠(upper band)로부터 QFMLG로의 전자 전이로 QFMLG의 도핑 준위가 바뀌게 되는 현상을 본 연구를 통하여 규명하였다. 즉, 세 층의 Ge 계면층처럼 페르미 준위에 있는 표면상태밀도가 작을 경우에는 편극 전하에 의한 p형 도핑이 부분적으로 상쇄되기 때문에 QFMLG는 상대적으로 약한 p형이 되지만, 두 층의 Si이나 Ge 계면층처럼 페르미 준위에 있는 표면상태밀도가 클 경우 편극 전하에 의한 p형 도핑을 상쇄하고도 남아서 QFMLG는 n형이 된다. 한편, Sn의 삽입으로 형성된 계면층은 금속성(metallic)을 띠어서, 편극 전하를 완전히 상쇄하도록 전하가 계면층 내에서 재분포하게 되어, QFMLG는 기판에 의한 전기장의 영향을 전혀 받지 않기 때문에, 전하 중성인 그래핀이 된다는 사실을 확인하였다.

(출처 : Ⅰ. 연구결과 요약문 3p)

Abstract

목차 Contents

• 표지 ... 1
• 목차 ... 2
• Ⅰ. 연구결과 요약문 ... 3
• Ⅱ. 연구내용 및 결과 ... 4
• 1. 연구과제의 개요 ... 4
• 2. 국내외 기술개발 현황 ... 4
• 3. 연구수행 내용 및 결과 ... 5
• 4. 목표 달성도 및 관련 분야에의 기여도 ... 5
• 5. 연구결과의 활용계획 ... 6
• 6. 연구과정에서 수집한 해외과학기술정보 ... 6
• Ⅲ. 연구성과 ... 7
• 끝페이지 ... 7