초록 ▼

Ⅳ. 연구결과
본 연구개발에서는 양자점 큐빗 기반의 고성능 양자컴퓨팅 핵심 원천기술과 이를 대상으로 한 양자컴퓨팅 실현을 위한 양자컴퓨팅 플랫폼을 개발하였다.

고성능 양자컴퓨팅 핵심 원천기술로는 큐빗 수를 확장할 수 있는 기술과 양자 게이트의 정확도를 향상할 수 있는 기술을 대상으로 하였다. 우선, 큐빗 수를 확장하기 위하여, 선형 구조 분석을 기반으로 하여 공동연구 기관인 RIKEN과 함께 4개의 양자점을 활용하는 설계기술을 연구하였다. 또한, 공동연구 기관인 KISTI와 협력하여, 양자점 형성에 대한 전자구조

Ⅳ. 연구결과
본 연구개발에서는 양자점 큐빗 기반의 고성능 양자컴퓨팅 핵심 원천기술과 이를 대상으로 한 양자컴퓨팅 실현을 위한 양자컴퓨팅 플랫폼을 개발하였다.

고성능 양자컴퓨팅 핵심 원천기술로는 큐빗 수를 확장할 수 있는 기술과 양자 게이트의 정확도를 향상할 수 있는 기술을 대상으로 하였다. 우선, 큐빗 수를 확장하기 위하여, 선형 구조 분석을 기반으로 하여 공동연구 기관인 RIKEN과 함께 4개의 양자점을 활용하는 설계기술을 연구하였다. 또한, 공동연구 기관인 KISTI와 협력하여, 양자점 형성에 대한 전자구조 분석을 통하여 양자점이 형성되는 조건을 이론적으로 분석하였다. 다음으로, 설계된 양자점 큐빗을 제작할 수 있는 기술을 확보하였다. 현재 4개의 양자점을 제작하였고, 이는 향후에 큐빗으로 활용 가능할 것으로 보인다.

또한, 제작된 양자점 큐빗을 검증할 수 있는 기술을 확보하였다.
공정 정밀도 검증, 양자점 구조 검증, 큐빗 상태 검증 등 3단계에 걸쳐서 양자점 큐빗의 특성을 분석하였다. 본 연구실에서는 양자점 주위 온도의 한계로 인하여, 양자점 구조를 확인하여 단일전자 형성에 성공하였다. 큐빗 특성은 향후 극저온(mK)수준에서 확인 가능할 것으로 기대하고 있다. 이러한 큐빗 구동 환경 형성기술은 양자점 큐빗 기반의 양자컴퓨팅 구동에 핵심 요소이다. 극저온으로 신호가 전달됨에 따라 신호와 잡음비가 깨지므로 신호와 잡음을 구별하기 어렵다. 특히, 이를 보정하기 위한 필터나 감쇄기, 증폭기 등이 상온 뿐 아니라 극저온에서도 작용해야 하므로, 이를 해결하기 위한 제반 기술을 확보하였다.

마지막으로 위 기술을 바탕으로, 양자점 큐빗 상태 측정에 요구되는 공간을 효율적으로 사용할 수 있는 큐빗 수 확장 기술을 연구개발하였다. 초전도 인덕터를 기반으로 양자점 사이에서 단일전자가 터널링하는 미세하고 빠른 신호를 잡아내어 상온에서 측정할 수 있도록 시뮬레이션을 기반으로 구조 설계를 마치고, 이어 제작을 진행하고 있다.

또한, 고성능 양자컴파일 기술로 Controlled-Rz(π/4)의 최적분해를 위해 36개의 게이트에서 22개의 게이트만으로 분해할 수 있는 기술을 확보하였다. 추가적으로 양자컴퓨팅의 핵심 기본연산 알고리즘인 Quantum Fourier Transform 최적분해 기술 또한 확보하였다. 다음으로, 결함허용 기술과 관련해서는 양자점 큐빗을 Dynamic하게 배치하여 6000배 이상의 비용향상 효과를 확보하였으며, Surface Code에서의 T 게이트용 Magic State Distillation 프로토콜의 회로길이 14를 달성하였다.

다음으로, 양자점 큐빗 기반의 양자컴퓨팅을 구현하기 위하여, 자체 양자컴퓨팅 플랫폼을 구성하였다. 특히, 양자점을 형성하는 미세조건을 조절하는데 요구되는 다채널 전압 형성 및 측정기, 고주파 생성 및 임의 파형 생성기 등을 큐빗 제어 및 측정 시스템에 적합하게 변형하였다. 양자컴퓨팅 실현을 위한 양자컴퓨팅 플랫폼 개발과 관련해서는 양자컴퓨팅 설계 및 성능 분석시스템을 기본적으로 상기 설명된 고성능 요소기술들을 포함하는 형태로 확장하여, 다양한 성능인자들의 상대비교가 용이하도록 사용 환경이 개선되었다.

(출처 : 요약문 5p)

Abstract ▼

Ⅳ. RESULTS
In this research and development, we developed a core technology for high-performance quantum computing based on quantum dot qubit and a quantum computing platform for realizing quantum computing.

Core technologies for high-performance quantum computing were targeted to expand t

Ⅳ. RESULTS
In this research and development, we developed a core technology for high-performance quantum computing based on quantum dot qubit and a quantum computing platform for realizing quantum computing.

Core technologies for high-performance quantum computing were targeted to expand the number of qubits and to improve the accuracy of quantum gates. First, in order to expand the number of qubits, based on the linear structural analysis, we studied the design technology using 4 quantum dots with RIKEN, a joint research institute. In addition, in collaboration with KISTI, a joint research institute, the conditions under which quantum dots are formed were analyzed theoretically through electronic structure analysis. Next, a technology for manufacturing a designed quantum dot qubit was secured. Currently four quantum dots have been produced, which may be used as qubits in the future.

In addition, we have secured the technology to verify the fabricated quantum dot qubits. The characteristics of quantum dot qubits were analyzed in three stages: process precision verification, quantum dot structure verification, and qubit state verification. Due to the limitations of the ambient temperature of the quantum dots, the laboratory confirmed the quantum dot structure and successfully formed single electrons. The qubit characteristics are expected to be confirmed at the cryogenic temperature (mK) level in the future. The technology for forming the qubit driving environment is a key element in the quantum computing driving based on the quantum dot qubit. As the signal is transmitted at cryogenic temperatures, the signal and noise ratio are broken, making it difficult to distinguish between the signal and noise. In particular, the filter, attenuator, amplifier, etc. to correct this should work at cryogenic temperatures as well as room temperature, so we have secured various techniques to solve this problem.

Lastly, based on the above technique, we researched and developed a qubit number expansion technique that can efficiently use the space required for quantum dot qubit state measurement. Based on the superconducting inductor, the design of the structure is completed after simulation based on the simulation so that single and fast tunneling of single electrons between quantum dots can be captured and measured at room temperature.

With respect to high-performance quantum compilation, we have developed a compilation technique that reduces the Controllable-Rz(π/4) from the existing 36 to 22 fault-tolerant gates. We also realized that when the approach is used for quantum Fourier transform, the circuit complexity can be reduced by 3 times.

As for the high performance fault tolerance technique, we have devised a dynamic qubit allocation method during synthesizing the quantum algorithm at the system level under the surface code. In order to apply this to actual situation, we applied it to the synthesis of magic state distillation protocol used to implement T gate, and confirmed that the circuit length of this protocol is 14. Finally, we found that when the method is applied for the Shor-32(input size is 32-bit), the overall computation time can be reduced by 6000 times.

Regarding high-performance qubit technology, we have designed a control signal optimization technique to have accuracy level of 99.9% for 1-qubit gate. In order to confirm this experimentally, we have completed the design and manufacture of semiconductor quantum dot qubit, and we will perform performance evaluation after securing qubit.

With regard to the functional and performance improvement of the quantum computing design and performance analysis system, it has been basically extended to include the above-described high-performance element technologies, and the user environment is improved so as to facilitate relative comparison of various performance factors.

(출처 : ABSTRACT 9p)

목차 Contents

• 표지 ... 1
• 제 출 문 ... 2
• 요 약 문 ... 3
• ABSTRACT ... 7
• 목차 ... 12
• 표목차 ... 14
• 그림목차 ... 15
• 제 1 장 연구 배경 및 목표 ... 19
• 제 1 절 연구 배경 ... 19
• 제 2 절 연구 목표 ... 21
• 1. 큐빗 수 확장 연구 ... 21
• 2. 게이트 정확도 향상 연구 ... 23
• 3. 양자점 기반 Shor 알고리즘 종합 성능 분석 연구 ... 24
• 제 2 장 연구 내용 ... 27
• 제 1 절 큐빗 수 확장 연구 ... 27
• 1. 다중 양자점 큐빗 설계 기술 ... 27
• 2. 자체 양자컴퓨팅 플랫폼 구동을 위한 양자점 큐빗 제작 기술 ... 35
• 3. 자체 양자컴퓨팅 플랫폼 구동을 위한 양자점 큐빗 검증 기술 ... 41
• 4. 자체 양자컴퓨팅 플랫폼 구동을 위한 양자점 큐빗 환경 형성 기술 ... 46
• 5. 큐빗 수 확장 기술 ... 49
• 제 2 절 게이트 정확도 향상 연구 ... 52
• 1. 게이트 구동시간 단축을 위한 제어 펄스 기술 ... 52
• 2. 양자 오류 정정 최적 시기 탐색 기술 ... 57
• 3. 양자점 형성 및 유지 기술 ... 61
• 4. 자체제작 양자칩 기반 양자컴퓨팅 플랫폼 기술 ... 64
• 제 3 절 양자점 기반 Shor 알고리즘 종합 성능 분석 연구 ... 68
• 1. Controlled-Rz(θ)의 효율적인 분해 기술 ... 68
• 2. 양자 푸리에 변환의 효율적인 분해 기술 ... 74
• 3. 가상 양자머신 기반 양자컴퓨팅 시스템 기술 ... 79
• 4. Surface Code 물리적 큐빗 수준 시스템 합성 기술 ... 84
• 5. Surface Code 맞춤형 Magic State Distillation 프로토콜 구현 기술 ... 88
• 6. 소규모 양자컴퓨팅 디바이스 제어 기술 ... 93
• 7. 양자컴퓨팅 설계 및 성능평가 시스템 사용자 편의성 개선 기술 ... 97
• 8. 양자점 기반 양자컴퓨팅을 통한 Shor 알고리즘 종합분석 ... 101
• 제 3 장 연구 주요 실적 ... 106
• 제 1 절 양자 오류 정정 최적 시기 탐색 기술 분석 기술 ... 106
• 제 2 절 대규모 양자컴퓨팅을 위한 계층적 시스템 매핑 기술 ... 110
• 제 3 절 이종 양자오류보정부호 기반 논리적 벨 양자상태 생성 기술 ... 113
• 제 4 절 Controlled-Rn의 효율적인 분해 기술 ... 115
• 제 5 절 양자컴퓨팅 설계 및 성능 평가 시스템 기술 ... 122
• 제 4 장 연구 성과 활용 ... 125
• 제 1 절 연구결과의 활용 계획 ... 125
• 1. 지속적인 고성능 양자컴퓨팅 기술 개발에 활용 ... 125
• 2. 양자컴퓨팅 실현에 적용 ... 125
• 제 2 절 향후 파급효과 ... 126
• 1. 고성능 양자컴퓨팅 활용 가능 ... 126
• 2. 지능정보화 사회의 구현에 기여 ... 126
• 3. 4차 산업혁명에의 기여 ... 126
• 제 5 장 결론 ... 127
• 참고문헌 ... 129
• 끝페이지 ... 130