초록 ▼

3. 개발결과 요약
□ 최종목표
터널링 트랜지스터를 비롯한 저전력 고성능 Post-CMOS 미래 소자 기술 확보

□ 개발내용 및 결과
0.7 V 이하 저전압 구동을 위한 Post-CMOS 소자로 각광받고 있는 TFET의 소자 및 회로 기술, 공정 기술을 개발하였으며 실제 제작된 소자의 전기적 특성을 평가하기 위한 측정 기술 및 신뢰성 평가 방법을 개발하였음. 또한 이들 핵심 기술에 기초하여 TFET 상용화를 위한 유한요소법 및 압축모델(Compact model)을 선제적으로 확보하였음. 또한 기타 응용

3. 개발결과 요약
□ 최종목표
터널링 트랜지스터를 비롯한 저전력 고성능 Post-CMOS 미래 소자 기술 확보

□ 개발내용 및 결과
0.7 V 이하 저전압 구동을 위한 Post-CMOS 소자로 각광받고 있는 TFET의 소자 및 회로 기술, 공정 기술을 개발하였으며 실제 제작된 소자의 전기적 특성을 평가하기 위한 측정 기술 및 신뢰성 평가 방법을 개발하였음. 또한 이들 핵심 기술에 기초하여 TFET 상용화를 위한 유한요소법 및 압축모델(Compact model)을 선제적으로 확보하였음. 또한 기타 응용 가능성을 염두에 두고 2D-물질 및 Ⅲ-Ⅴ족 화합물 반도체를 기반으로 한 TFET 소자 및 공정 기술을 개발 및 확보함.

□ 기술개발 배경
현 CMOS 기반의 소자 및 공정 기술로는 물리적 한계에 의해 0.7 V 이하의 저전압 구동을 달성하기 어렵기 때문에 새로운 소자 기술의 개발이 절실하였음. 또한 저전압 구동이 가능한 소자로 CMOS 공정 기술과 호환성이 매우 높은 TFET이 각광받고 있었기에 선제적으로 기술을 확보할 필요성이 매우 높았음.

□ 핵심개발 기술의 의의
본 과제를 통해 확보한 TFET 소자 관련 핵심 요소 공정, 특성 평가, 유한요소법 및 압축모델 기술을 통해 차세대 소자 기술 및 제품 경쟁력을 유지할 수 있는 토대를 마련하였음.

□ 적용 분야
0.7 V 이하 저전압 구동이 가능하며 기존 CMOS 기반의 소자 및 공정 기술과 호환성이 매우 높은 기술임.

(출처 : 최종보고서 초록 5p)

목차 Contents

• 표지 ... 1
• 제 출 문 ... 2
• 최종보고서 초록 ... 3
• 기술개발사업 주요 연구성과 ... 7
• 목차 ... 27
• 제1장 서론 ... 28
• 제1절 과제의 개요 ... 28
• 제2장 과제수행의 내용 및 결과 ... 39
• 제1절 최종 목표 및 평가 방법 ... 39
• 제2절 정량적 목표 및 평가 방법 ... 40
• 제3절 연차별 개발 내용 및 개발 범위 ... 43
• 제4절 수행 결과의 보안등급 ... 63
• 제5절 유형적 발생품(연구시설, 장비 등) 보유 현황 외 ... 64
• 제3장 결과 ... 72
• 제1절 연구개발 최종 결과 ... 72
• 1. 연구개발 추진 일정 ... 72
• 2. 연구개발 추진 실적 ... 77
• 제2절 연구개발 추진 체계 ... 135
• 1. 연구개발 추진 방법·전략 ... 135
• 2. 참여기관의 역량 ... 136
• 3. 세부과제 및 참여 기관 간 협력체계 구축 ... 137
• 4. 기술개발 추진 체계 ... 138
• 5. 기술개발팀 편성도 ... 140
• 제3절 고용 창출 효과 ... 141
• 제4절 자체보안관리진단표 ... 144
• 제4장 사업화 계획 ... 145
• 제1절 시장 현황 및 전망 ... 145
• 제2절 사업화 계획 ... 149
• 제3절 향후 추가 기술 개발 계획(개발기술 응용 등) ... 150
• 끝페이지 ... 150