초록 ▼

□ 연구개발 목표 및 내용
○ 최종 목표
상황판단, 형체인식, 딥러닝 등 복잡한 기능을 효율적으로 실현할 미래형 반도체에서 컴퓨터의 유연성을 더욱 더 향상시키고자 확률적 연산을 가능케 하기 위한 하드웨어적인 솔루션으로 나노 스위칭 소자를 개발하고 이를 신개념의 재구성 아키텍처에서 검증하는 것을 목표로 함.
○ [나노스위치 소자 개발] 실리콘 후공정과 호환가능한 저온공정을 이용하여, 양이온 이동기반이나 기계적 스위칭 및 새로운 개념의 나노스위치를 개발하고 모델링을 통해 회로 및 아키텍처에 활용할 수 있게 함.
○

□ 연구개발 목표 및 내용
○ 최종 목표
상황판단, 형체인식, 딥러닝 등 복잡한 기능을 효율적으로 실현할 미래형 반도체에서 컴퓨터의 유연성을 더욱 더 향상시키고자 확률적 연산을 가능케 하기 위한 하드웨어적인 솔루션으로 나노 스위칭 소자를 개발하고 이를 신개념의 재구성 아키텍처에서 검증하는 것을 목표로 함.
○ [나노스위치 소자 개발] 실리콘 후공정과 호환가능한 저온공정을 이용하여, 양이온 이동기반이나 기계적 스위칭 및 새로운 개념의 나노스위치를 개발하고 모델링을 통해 회로 및 아키텍처에 활용할 수 있게 함.
○ [집적회로 개발 및 공정집적화] 집적가능한 나노스위칭 소자를 개발하고 검증할 test vehicle을 설계하고 이를 활용하여 공정집적화 및 개발 도구로 활용함.
○ [자기재구성 개발 플랫폼 개발] 회로를 설계하고 검증할 수 있는 모델링을 포함한 예측/검증 설계툴을 포함한 설계플랫폼을 구축하여, 개발된 플랫폼을 이용하여 디지털 및 아날로그 회로를 설계하고 고차원 모델을 이용하여 재구성 회로의 재구성 알고리즘을 개발함.
○ [자기재구성 아키텍처 개발] 나노스위칭 소자를 기반으로 하는 디지털 및 아날로그 및 프로그래밍 가능 인터커넥트 회로를 개발하고, 재구성 가능한 디지털 아날로그 혼성의 SoC 아키텍처 개발. 자가재구성 메카니즘을 통하여 상황에 따라 재구성을 실행 하고 확률적 컴퓨팅을 구현하며 인공지능 연산의 핵심 기능을 구현할 수 있는 반도체 칩을 설계하고 제작하여 시연함.

○ 전체 내용
○ 자가적응형 재구성로직에 집적가능한 나노스위칭 신소자 개발 및 특성검증
- 유기고체 전해질을 활용한 양이온 이동제어에 의한 신소자의 제안 및 지적재산권 확보
- 캘코제나이드 계열 전해질을 활용한 원자 스위치의 개발을 통한 지적재산권 확보
- 기계적 스위칭에 의한 나노스위칭 신소자의 제안 및 지적재산권 확보
- 다양한 나노스위칭 소자의 시스템 설계를 위한 압축모델 개발
- 나노스위칭 소자를 집적할 수 있는 공정개발, test vehicle을 통한 집적된 스위치 동작 검증
○ 나노스위칭 소자를 구비한 재구성 디지털/아날로그 회로 아키텍처 개발 및 모델링
- 나노 스위치가 내장된 비휘발 F/F, Mux 등을 구성요소로 하는 CLB 및 라이브러리 개발
- 나노 스위치를 내장하여 자가적응을 통해 다양한 아날로그 기능을 수행할 수 있는 CAB 개발
- 고차원 모델을 이용하여 자가적응형 재구성 알고리즘 개발하고, 예측/검증을 위한 시뮬레이션 방법 개발
○ 재구성 디지털/아날로그 시스템의 설계/예측/검증을 위한 플랫폼 개발
- 소자/회로/아키텍처/모델링 기술을 결합하여 프로토타입 자가적응형 재구성 시스템 구현
- 자가적응형 재구성 시스템 구현을 위한 환경인식 논리회로 개발하여 인공지능 연산의 핵심 기능을 구현.
○TRL 2단계로 개시하여 TRL 5단계로 종료를 목표로 함
- 5000개 이상의 나노스위치, 50개 이상의 CAB/CLB, 100개 이상의 programmable I/O를 갖는 FPAA 구성을 통해 컴파일 가능한 8-bitDAC, FIR filter, arbitrary waveform generator 등과 같은 구체적 기능을 SoC 형태로 구현 및 시현
- 프로토타입 자가적응형 재구성 시스템의 성능 개선 및 전력절감 효과분석

○ 1단계
□ 목표
○ Bi-layer electrolyte/Te-filament 나노 스위칭 소자 연구
○ 금속스위치 기반의 고 에너지 효율 나노스위칭 소자 개발
○ 나노스위칭 소자의 모델링 개발 및 설계/검증 환경구축
○ 나노스위칭 소자의 집적공정 개발 및 Test Vehicle 제작
○ Configurable Analog/Logic Block 검증용 평탄형 메모리
○ 재구성 로직 아키텍처 개발
○ 재구성 로직 동작 특성 예측/검증 플랫폼 개발

□ 내용
○ Bi-layer electrolyte/Te-filament 나노 스위칭 소자 연구
- 원자층증착기와 활성화 전극을 이용한 나노스위칭 소자 array 제작
○ 금속스위치 기반의 고에너지 효율 나노스위칭 소자개발
- 금속스위치 기반의 나노스위칭 소자 개념정립
- Prototype 나노스위칭 소자 구현 및 최적화 연구
○ 나노스위칭 소자의 모델링 개발 및 설계/검증 환경구축
- 나노스위치 소자 특성분석을 통한 예비 모델링
- 나노스위치 소자 I-V 및 C-V 모델 수립
- 요소회로 적용결과 피드백을 통한 소자 모델 검증
○ 나노스위치 집적공정 개발 및 Test Vehicle 제작
- 실리콘 후속공정과 호환 가능한 저온공정 개발
- 여러 참여기관에서 연구하는 다양한 소자의 성능지표(동작전압/전류,동작속도 등)를 평가하기 위해 평가용 웨이퍼 제작을 위한 회로설계및 학교/연구소의 후속 공정을 위한 마스크의 설계 및 제작
○ CAB/CLB 검증용 평탄형 메모리 셀 개발
- CAB/CLB 및 아키텍처의 사전 검증용 평탄형 메모리셀 개발
○ 재구성 로직 요소회로
- 아날로그 재구성 요소회로: CAB 설계, CLB 설계
- 나노스위치 기반 재구성 요소회로
○ 재구성 아키텍처
- 아키텍처 탐색/최적화
- 구체적 응용 아키텍처 설계 및 거동모델 검증
○ 응용 개발도구
- 시뮬레이션 플랫폼 구축: 고차원 모델 이용 재구성 회로 시뮬레이션
- 재구성 알고리즘
○ 프로토타입 재구성 시스템
- 프로토타입 top-level 설계
- 프로토타입 V.1 칩설계 및 제작
○ 구체적 응용기반 성능 평가 및 최적화
- 응용기반 테스트 플랫폼
- 응용 기반 테스트 HW

○ 2단계
□ 목표
○ 산화물 고체 전해질 기반 고성능 나노스위칭 소자 어레이 제작
○ NEM 스위치 소자 및 이종집적 재구성 가능 회로 개발
○ 나노 스위칭 소자의 모델링 개발 및 설계/검증 환경구축
○ 평탄형 플래시 메모리셀(Planar Memory)을 이용한 재구성회로 개발
○ 나노 스위칭 소자를 이용한 재구성회로 구현
○ CMOS 플랫폼 집적 기술 개발
○ 재구성 로직 아키텍처 개발
○ 프로토타입 재구성 로직 시스템 개발

□ 내용
○ 산화물 고체 전해질 기반 고성능 나노스위칭 소자 array 제작
- 이빔리쏘그라피를 이용한 고집적 나노스위칭 소자 array 제작
- 4인치 웨이퍼에 array를 제작하는 저온 공정의 안정성 확보를 통해 높은 on/off 비율의 안정적인 스위칭 특성 구현
○ NEM 스위치 소자 및 이종집적 재구성 가능 회로 개발
- NEM+CMOS 플랫폼 집적 dual-damascene 공정기술 개발
- 65nm 공정 이종집적 재구성가능 회로 구현 및 평가
- NEM + CMOS 회로/시스템의 측정 및 시뮬레이션을 통한 검증
○ 나노 스위칭 소자의 모델링 개발 및 설계/검증 환경구축
- 트랜지스터+나노스위치 집적 회로를 제작, 측정결과와 시뮬레이션 결과를 비교하여 나노스위치 모델 예측능력 향상
- 나노스위치 모델 empirical model 기반 비교 분석
○ 평탄형 플래시 메모리셀(Planar Memory)을 이용한 재구성회로 개발
- 높은 선형성의 전하트랩기반 아날로그 스위칭 소자 개발
- 실리콘 공정에서 뉴로모픽(재구성 가능회로) 구현 및 검증하여, 나노
스위치 집적시스템 구현 준비
○ 나노 스위칭 소자를 이용한 재구성회로 구현
- 8인치 웨이퍼에 Full process 집적 뉴로모픽 아키텍쳐 설계 및 개발
○ 재구성 아키텍처
- 재구성 회로/아키텍처 최적화
- 응용 범위 추가 확장
○ 응용 개발도구
- 오류복구 재구성 알고리즘
- 시뮬레이터 정확도 향상
○ 프로토타입 재구성 시스템
- 재구성 동작 검증
- FPAA 동작 검증
- 프로토타입 V.2 칩구현: 나노 스위치 통합 마스크 설계
- MPW 통한 Fabout
○ 구체적 응용기반 성능 평가 및 최적화
- 응용 성능평가 및 고도화
- 아키텍처, 회로, 소자의 크로스레이어 최적화

□ 연구개발성과
○ 대면적 나노스위치 소자 집적기술 개발
- 고체전해질 유기믈, 활성화전극을 활용한 저전력 나노스위칭 소자 제작
- 이빔리쏘그라피를 이용한 고집적 나노스위칭 소자 array 제작
○ 나노스위칭 소자를 이용한 재구성 회로구현
- NEMS기반 고에너지효율 나노스위칭소자 고집적,대면적 집적화 기술개발
○ 나노스위칭 소자의 모델링 개발 및 설계/검증 환경구축
- 모델 수립 및 파라미터 추출
- Compact model 수립
- 설계 플랫폼 구축
○ 나노스위치 집정공정 개발 및 Test Vehicle 설계/제작
- 실리콘 후속공정과 호환 가능한 저온공정 개발
- 평가용 웨이퍼를 위한 회로설계 및 후속 공정을 위한 마스크 설계 및 제작 나노 스위칭소자가 집적된 재구성 회로 및 아키텍처 프로토타입 제작 평가
○ 재구성로직 요소회로
- 2종의 재구성 가능 아날로그 블록(CAB) 설계, 구현 및 검증
- Ring amp 기반의 CAB 및 FPAA fabric 구현
- 전하영역 연산을 이용한 벡터행렬곱 연산기 형태의 CAB 구현
○ 재구성 아키텍처
- PCIe-enabled FPGA 기반 통합 환경 구축하고 딥러닝 프레임워크 및 CNN 응용에 포팅하여 보드 수준 재구성 SoC 테스트 플랫폼 구축
- ReRAM 크로스바를 이용한 행렬 곱셈 및 DNN 추론을 가속하는 기법을 통해 기존 가속회로 대비 3~10배의 성능 향상
○ 응용 개발도구
- ReRAM 방식의 나노스위치 기반 재구성 아키텍처의 계산 정확도 검증 시뮬레이션 플랫폼 개발
- 폴트를 가지는 ReRAM 크로스바 어레이를 위한 출력 보정 기법 개발. 가중치 재학습이나 재매핑 없이, 최대 20% 정도의 폴트가 발생할 경우에도 정상 동작을 보장 (CIFAR-10 인식 기준)
○ 프로토타입 재구성 시스템
- 모사 나노 스위치와 CMOS 스위치 기반의 재구성 가능한 아날로그 신경망 연산 회로 설계, 제작, 검증 (28 nm 삼성 공정)
- CMOS 기반 스위치 131,000개와 모사 나노 스위치 2,048개 포함
- 재구성 가능 CAB 128개 포함
- 프로그래밍 가능 I/O 2,056개 포함
○ 구체적 응용기반 성능평가 및 최적화
- 응용: 필기체 숫자 분류 (reduced-image MNIST), 이진 뉴럴 네트워크
- 성능 향상: 기존 CMOS 기반 재구성 로직(FPGA) 대비 최대 133% 성능 (GOPs) 향상
- 전력 감소: 기존 CMOS 기반 재구성 로직 대비 90% 이상 전력 (W) 감소
○ 정량적 연구성과
- 국제 논문 (학술지/학술대회): 70편 (목표치 대비 1.5배)
- 국내 특허: 31건 출원, 10건 등록 (출원 목표치 대비 1.5배)
-
□ 연구개발성과 활용계획 및 기대 효과
○ [인공지능 개발 핵심기술 선점] 자율주행자동차나 지능형로봇의 핵심기능인 형태인식, 행동인식, 상황인식 등은 확정적 연산을 통해서는 수많은 컴퓨터가 엄청난 에너지를 소비하면서 통계적 소프트웨어 알고리즘을 활용해 제한된 기능만 수행할 수 있으나, 재구성이 가능한 로직 하드웨어가 제공되어 소프트웨어 알고리즘과 공조한다면 인식기능의 통계적 컴퓨팅을 실현할 수 있을 것으로 기대함. 재구성이 가능한 스위치에 대한 원천기술의 확보를 통해 인공지능 개발의 핵심 전략기술을 확보함.
○ [차세대 반도체 신성장 동력 제공] 신소자 연구성과가 집적회로 및 시스템 구현까지 이어지는 구체적 연구 경로를 개척하는 파일럿 연구로서, 소자연구의 완성도를 높이고 회로 및 시스템 연구에 기반 소자 특성이 연구초반부터 반영되는 연구방법론을 제공함. 반도체 연구의 다양한 분야에서의 혁신적 연구 결과를 결합하여 차세대 ICT 분야의 핵심 반도체 기술을 확보함으로써 전통적인 반도체에서 공고히 구축한 반도체기술의 주도권을 차세대 반도체까지 이어갈 수 있는 신성장 동력을 제공함.

(출처 : 요약문 2p)

목차 Contents

• 표지 ... 1
• 요 약 문 ... 2
• 목차 ... 6
• 1. 연구개발과제의 개요 ... 7
• 1) 연구 개발 목표 ... 7
• 2) 연구 개발의 개요 ... 7
• 3) 연구 개발의 추진전략·방법 및 추진 체계 ... 10
• 4) 연구 개발 성과의 활용 방안 및 기대효과 ... 13
• 2. 연구개발과제의 수행 과정 및 수행 내용 ... 14
• 1) 과제별 연구개발 목표 ... 14
• 2) 연차별 연구내용 및 일정 ... 16
• 3) 연구수행내용 및 성과 ... 19
• 3. 연구개발과제의 수행 결과 및 목표 달성 정도 ... 81
• 1) 연구수행 결과 ... 81
• 2) 목표 달성 수준 ... 88
• 4. 목표 미달 시 원인분석 ... 91
• 1) 목표 미달 원인(사유) 자체분석 내용 ... 91
• 2) 자체 보완활동 ... 91
• 3) 연구개발 과정의 성실성 ... 91
• 4) 프로토타입 재구성 로직 시스템 구현 과정 ... 92
• 5. 연구개발성과의 관련 분야에 대한 기여 정도 ... 95
• 6. 연구개발성과의 관리 및 활용 계획 ... 95
• 7. 연구의 신규성, 진보성 ... 96
• 끝페이지 ... 98