초록 ▼

연구개요
- 집적화된 실리콘 포토닉스 링크는 데이터 전송 속도를 극대화하고 전력소모 감소를 위해 광 전송을 사용하여 집적회로 IC가 전통적으로 근거리 칩-투-칩 혹은 보드-투-보드 통신에 사용한 Cu 인터코넥트를 대체할 수 있는 차세대 반도체 인터페이스 기술이며, 차세대 데이터센터, 5G/6G 및 고성능 컴퓨터 메모리 인터페이스 등에 적용될 수 있는 차세대 Multi Tera-bps급 초고속 초저전력 인터코넥트 기술임.
- 이러한 집적화된 실리콘-포토닉스 기술 분야에서, 매우 중요한 핵심 기술이 바로 초고속 I/O 동작을

연구개요
- 집적화된 실리콘 포토닉스 링크는 데이터 전송 속도를 극대화하고 전력소모 감소를 위해 광 전송을 사용하여 집적회로 IC가 전통적으로 근거리 칩-투-칩 혹은 보드-투-보드 통신에 사용한 Cu 인터코넥트를 대체할 수 있는 차세대 반도체 인터페이스 기술이며, 차세대 데이터센터, 5G/6G 및 고성능 컴퓨터 메모리 인터페이스 등에 적용될 수 있는 차세대 Multi Tera-bps급 초고속 초저전력 인터코넥트 기술임.
- 이러한 집적화된 실리콘-포토닉스 기술 분야에서, 매우 중요한 핵심 기술이 바로 초고속 I/O 동작을 저전력으로 수행할 수 있는 CMOS PHY 인터페이스 기술임.
- 본 연구에서는 이러한 차세대 근거리 Tera-bps 실리콘-포토닉스 링크 인터페이스를 위한 CMOS PHY 핵심 IP들을 선행 개발하고, 이를 활용한 광-전 메모리 인터페이스 아키텍쳐와 Intra-Data Center 인터페이스 시스템 아키텍쳐 개발과 관련 기술에 대한 특허 취득 및 논문 발표, 인력 양성을 목표로 하였음.

연구 목표대비 연구결과
- 본 연구의 결과로 집적화된 실리콘-포토닉스 링크의 핵심기술인 Tera-bps급 포토닉스 링크 전용의 Burst-Mode 저전력 CMOS PHY IP를 선행 개발 하였음.
- 개발된 Tera-bps급 저전력 CMOS PHY의 주요 IP는 고속 SerDes 및 Burst-mode CDR, 저전력 Fast-lock CMOS 주파수 증배기, CMOS Receiver/Equalizer 및 고속 DLL/DCC 등을 포함함.
- 최초 연구목표 25Gbps 5pJ/bit 이하 PAM2 Burst-mode CDR IP는 연구결과로 25Gbps 동작시 2.4 pJ/bit 이하의 전력소모와 12ns 이하 lock time 목표를 달성함.
- 최초 연구목표 50Gbps 10pJ/bit 이하 PMA4 Burst-mode CDR IP는 연구 결과로 56Gbps 동작시 0.97pJ/bit 이하의 전력소모와 1.4ns 급의 빠른 lock time으로 연구 목표를 초과 달성함.
- 최초 연구목표 burst-mode CDR의 핵심 블록인 fast-lock MDLL 주파수 증배기 IP도 2종 개발하여 SCI 저널 게재 및 특허출원까지 완료함.
- 본 과제를 통해 7편의 SCI 논문게재, 8건의 국제학회논문 발표, 19건의 국내학회 논문 발표 (이중 6편 우수논문상 수상) 및 총 6건의 특허 출원/등록 실적을 거둠.

연구개발성과의 활용 계획 및 기대효과 (연구개발결과의 중요성)
- 본 연구에서 개발한 초고속 저전력 인터-칩/인터-보드 광-집적 인터페이스 및 일렉트릭 인터페이스용 SerDes/CDR/주파수증배기 등의 CMOS PHY 기술은 고성능 컴퓨팅 시스템, 데이터센터, 모바일 단말기, 디스플레이 디바이스, 바이오센서, 5G/6G 통신, 차세대 광-집적 CPU/GPU/AP/SOC/메모리 시스템 등의 분야에 폭넓게 적용할 수 있는 핵심 반도체 I/O Interface 설계 IP 기술로 그 응용분야가 다양하고 시장성이 매우 높음.
- 본 연구에서 개발한 실리콘-포토닉스 링크용 CMOS PHY IP와 TDC 기반 Burst-Mode Fast-Lock SerDes/CDR/MDLL/DLL 기술들은 모두 세계 최고 수준의 빠른 lock time을 확보함으로써 통신용 data channel이 사용될 때만 power를 소모하고, standby/idle 모드 시에 트랜시버와 클럭킹 회로들을 모두 off 시켜 파워 소모를 획기적으로 감소시킬 수 있는 Energy Proportional Link 및 Energy Proportional Computing System 구현을 가능하게 하는 차세대 저전력 반도체 구현 기술임.
- 본 연구 사업을 통해 국내 초고속/고성능 반도체 설계 및 차세대 고속 실리콘-포토닉스와 시스템/메모리 인터페이스 분야의 창의적, 실용적 고급 석박사 인력 12명 양성이 이루어 졌으며, 선행 기술과 특허 확보 (4건출원/2건등록) 및 기술 이전을 통한 차세대 반도체 분야 국제 경쟁력 향상이 기대됨.

(출처 : 요약문 2p)

목차 Contents

• 표지 ... 1
• 연구결과 요약문 ... 2
• 목차 ... 3
• 1. 연구개발과제의 개요 ... 4
• (1) 연구의 개요 및 필요성 ... 4
• (2) 국내외 연구동향 ... 5
• (3) 연구의 목표 ... 5
• (4) 연구의 창의성 및 도전성 ... 6
• 2. 연구개발과제의 수행 과정 및 수행 내용 ... 7
• (1) 연구의 수행 과정 ... 7
• (2) 연구의 수행 내용 ... 7
• 3. 연구개발과제의 수행 결과 및 목표 달성 수준 ... 10
• 1) 정성적 연구개발성과(연구개발결과) ... 10
• 2) 세부 정량적 연구개발성과 ... 13
• 3) 목표 달성 수준 ... 15
• 4) 목표 미달 시 원인 분석 ... 15
• 4. 연구개발성과의 관련 분야에 대한 기여 정도(연구개발결과의 중요성) ... 16
• 5. 연구개발성과의 관리 및 활용 계획 ... 17
• 1) 경제적/산업적 측면 활용계획 ... 17
• 2) 사회적 측면 활용 계획 ... 17
• 6. 참고문헌 ... 17
• [붙임1] 세부 정량적 연구개발성과 ... 18
• [붙임2] 연구책임자 대표적 연구실적 및 증빙(요약문 및 사본) ... 19
• 끝페이지 ... 30