초록 ▼

□ 연구개요
본 과제에서는 높은 전력 효율성과 정확도를 동시에 얻을 수 있는 초저전력 뉴로모픽 프로세서 설계를 수행하였다. 차세대 머신 러닝 기술로 주목받고 있는 뉴로모픽 알고리즘은 상대적으로 낮은 정확도로 아직 실용화에 이르지 못하고 있다. 이를 해결하고자 높은 정확도를 갖는 딥러닝 알고리즘과 낮은 전력 소모를 보이는 뉴로모픽 컴퓨팅의 장점을 결합한 새로운 뉴로모픽 컴퓨팅 알고리즘을 개발하였다. 또한 이에 대응하는 혼성신호 연산 회로를 제안하고, 높은 신뢰성과 전력 효율성을 보이는 혼성신호 뉴로모픽 프로세서를 개발하였다.

□ 연구개요
본 과제에서는 높은 전력 효율성과 정확도를 동시에 얻을 수 있는 초저전력 뉴로모픽 프로세서 설계를 수행하였다. 차세대 머신 러닝 기술로 주목받고 있는 뉴로모픽 알고리즘은 상대적으로 낮은 정확도로 아직 실용화에 이르지 못하고 있다. 이를 해결하고자 높은 정확도를 갖는 딥러닝 알고리즘과 낮은 전력 소모를 보이는 뉴로모픽 컴퓨팅의 장점을 결합한 새로운 뉴로모픽 컴퓨팅 알고리즘을 개발하였다. 또한 이에 대응하는 혼성신호 연산 회로를 제안하고, 높은 신뢰성과 전력 효율성을 보이는 혼성신호 뉴로모픽 프로세서를 개발하였다.

□ 연구 목표대비 연구결과
본 연구에서는 혼성신호 연산 회로 기반의 초저전력 뉴로모픽 프로세서 개발을 목표로 하였으며, 뉴로모픽 컴퓨팅 알고리즘과 혼성신호 연산 회로를 개발하고 이를 바탕으로 혼성신호 뉴로모픽 프로세서를 성공적으로 설계하여 연구의 최종 목표를 달성하였다. 연구 과정에서 구체적으로 아래의 세 가지 성과를 확보하였다.
(1) 기존의 다양한 뉴로모픽 컴퓨팅 알고리즘과 딥러닝 알고리즘을 면밀히 탐색, 분석하여 딥러닝 대비 하드웨어 구현 비용을 크게 낮추면서도 기존 뉴로모픽 컴퓨팅 알고리즘에 비해 높은 정확도를 보이는 알고리즘을 제안하였다.
(2) 연산 과정을 효율적으로 구현할 수 있는 혼성신호 연산 회로를 개발하였다. Charge-domain computing 기법을 도입하여 각 뉴런과 시냅스를 작은 면적으로 구현하면서도 연산에 필요한 전력을 큰 폭으로 감소시켰고, 공정 변이에 의한 영향을 최소화하였다.
(3) 개발된 요소 기술을 바탕으로 혼성신호 뉴로모픽 프로세서를 설계하였다. 65nm CMOS 공정에서 뉴로모픽 프로세서의 설계를 완료하였으며, parasitic extraction을 통해 추출된 R, C 성분과 공정 변이 및 잡음 등에 의한 영향을 반영하여 검증을 수행하였고, 목표했던 수준의 높은 정확도를 달성하는 것을 확인하였다.

□ 연구개발성과의 활용 계획 및 기대효과(연구개발결과의 중요성)
(1) 고성능, 고효율의 뉴로모픽 컴퓨팅 알고리즘을 개발함으로써 딥러닝 대비 낮은 정확도로 아직까지 큰 주목을 받지 못한 뉴로모픽 컴퓨팅의 실용성을 확보하고, 인간과 유사한 수준의 지적 능력을 확보하려는 기존 뉴로모픽 컴퓨팅 연구에 새로운 돌파구를 마련할 수 있을 것으로 기대된다.
(2) 공정이 지속적으로 개발되면서 디지털 회로에 비해 상대적으로 열세에 놓여 있던 아날로그 및 혼성신호 연산 회로의 신뢰성을 제고하고 적합한 활용 영역을 탐색함으로써 향후 다양한 플랫폼에 적용될 수 있을 것이다.
(3) 제안된 뉴로모픽 프로세서와 설계 과정에서 얻어진 관련 기술은 차세대 반도체 산업의 핵심 분야인 지능형 반도체에서 국내 산업계가 주도권을 선점하는데 핵심적인 역할을 할 것으로 기대된다.

(출처 : 연구결과 요약문 2p)