초록 ▼

□ 연구개요
본 연구에서는 차세대 메모리의 각 계층에서 발생하는 신뢰성과 보안 문제들을 해결하기 위한 기법을 개발하였다. STT-RAM 기반 캐시 메모리의 제한된 내구성을 극복하기 위하여 비휘발성 메모리 특화 읽기/쓰기 신뢰성 향상 기법이 연구되었으며, DRAM의 신뢰성 향상을 위한 압축 기반 오류 정정 기법이 개발되었다. 마지막으로 시큐어 메모리의 하드웨어 및 동작 특성에 기인한 성능 오버헤드 절감 기법에 대하여 연구가 수행되었다.

□ 연구 목표대비 연구결과
본 연구는 세 가지의 세부 목표로 진행되었으며 당

□ 연구개요
본 연구에서는 차세대 메모리의 각 계층에서 발생하는 신뢰성과 보안 문제들을 해결하기 위한 기법을 개발하였다. STT-RAM 기반 캐시 메모리의 제한된 내구성을 극복하기 위하여 비휘발성 메모리 특화 읽기/쓰기 신뢰성 향상 기법이 연구되었으며, DRAM의 신뢰성 향상을 위한 압축 기반 오류 정정 기법이 개발되었다. 마지막으로 시큐어 메모리의 하드웨어 및 동작 특성에 기인한 성능 오버헤드 절감 기법에 대하여 연구가 수행되었다.

□ 연구 목표대비 연구결과
본 연구는 세 가지의 세부 목표로 진행되었으며 당초 목표 대비 연구 결과에 대한 상세는 다음과 같다.
고내구성 STT-RAM 캐시 메모리 계층 연구: 본 세부의 당초 목표는 STT-RAM 캐시에 특화된 읽기/쓰기 신뢰성 향상 기법의 연구이다. 다중 레벨 셀 STT-RAM 구조를 기반으로 Soft domain의 에러를 효율적으로 방지하고 Restore 동작을 최소화 할 수 있도록 캐시의 재사용성에 기인하여 Restore-free 기법이 개발되었다. 또한, 이 기법에서 유발되는 성능 오버헤드를 최소화하기 위해 저장된 데이터 값 기반의 캐시 구조 최적화를 수행하였다.
고신뢰성 메모리 시스템을 위한 DRAM 연구: 본 세부 목표에서는 데이터의 시간적/공간적 지역성에 기인한 주메모리 시스템의 연구를 당초 목표로 두었다. 이를 위하여 압축 메모리 시스템을 지원하기 위한 메타 데이터 관리 기법을 고안하였으며, 데이터를 이차원(2-Dimension) 관점에서 분석하여 바이트 단위의 0 값을 사용한 ‘2-D Zero Compression’이라는 새로운 압축 기법을 개발하였다. 또한, 이를 지원하기 위한 메타 데이터 캐시 기반 메타데이터 관리 기법이 고안되었으며, 이러한 고신뢰성 압축 메모리 시스템의 주요한 오버헤드인 리프레쉬 (Refresh) 오버헤드를 절감할 수 있는 기술 또한 개발되었다.
시큐어 메모리 시스템 연구: 본 세부에서는 비휘발성 메모리 기반 시큐어 메모리 시스템 연구를 당초 목표로 설정하였다. 그러나 학계/산업계의 실질적 요구에 따라 본 세부 연구는 메모리 암호화 컨트롤러 기술에 대한 고속화/최적화 기법으로 변경되어 진행되었다. 시큐어 메모리에서 사용되는 암호화 카운터 (Encryption counter) 및 무결성 트리 (Integrity tree) 메타데이터들이 공간적 지역성에 기인하여 성능 오버헤드를 유발하는 현상을 분석하였으며, 이를 기반으로 메타 데이터 캐시구조의 변경을 통해 추가 트래픽 발생을 절감할 수 있는 ‘Hierarchy-aware dead burst prediction’ 기법을 개발하여 암호화 컨트롤러에 대한 고속화/최적화를 달성하였다.

□ 연구발성과의 활용 계획 및 기대효과(연구개발결과의 중요성)
본 연구는 다음과 같이 기술적, 경제/산업적 측면에서 효과가 있을 것이라고 기대된다. 우선 기술적 기여는 다음과 같다. 기존에 사용하고 있는 SRAM은 스케일링에 한계를 극복하기 위해 고내구성의 STT-RAM 캐시 메모리를 연구하였으며, 이 기술은 미래의 고성능 프로세서를 실현하는데 뒷받침이 될 것이다. 또한, 응용 프로그램에 사용되는 실 데이터 값을 이용한 저비용의 주메모리 데이터 보호 기법을 개발하여 점차 신뢰성 문제가 대두되는 주메모리 시스템의 데이터를 효과적으로 보호할 수 있는 기술을 확보하였다. 마지막으로 시큐어 메모리를 지원하기 위한 하드웨어 특성 및 동작 특이성을 고려하여 성능적인 오버헤드를 최소화함과 동시에 효과적으로 외부로부터의 침입을 방어할 수 있는 차세대 시큐어 메모리 기술을 확보하였다. 이러한 연구 결과는 경제, 산업적 측면에서 차세대 프로세서 설계의 원천 기술로서 중요한 역할을 수행할 것으로 예상된다.

(출처 : 연구결과 요약문 2p)

목차 Contents

• 표지 ... 1
• 연구결과 요약문 ... 2
• 목차 ... 3
• 1. 연구개발과제의 개요 ... 4
• 2. 연구개발과제의 수행 과정 및 수행 내용 ... 4
• 가. 고내구성 및 신뢰성 STT-RAM 캐시 메모리 연구 ... 4
• 나. 고신뢰성 메모리 시스템을 위한 DRAM 연구 ... 6
• 다. 시큐어 메모리 시스템 연구 ... 8
• 3. 연구개발과제의 수행 결과 및 목표 달성 수준 ... 10
• 1) 정성적 연구개발성과(연구개발결과) ... 10
• 2) 세부 정량적 연구개발성과 ... 14
• 3) 목표 달성 수준 ... 14
• 4) 목표 미달 시 원인 분석 ... 14
• 4. 연구개발성과의 관련 분야에 대한 기여 정도(연구개발결과의 중요성) ... 15
• 5. 연구개발성과의 관리 및 활용 계획 ... 15
• 6. 참고문헌 ... 16
• [붙임1] 세부 정량적 연구개발성과 ... 18
• [붙임2] 연구책임자 대표적 연구실적 및 증빙(요약문 및 사본) ... 20
• 끝페이지 ... 33