초록 ▼

연구개발 목표 및 내용
최종 목표
블로커 인지 채널 선택 저잡음 증폭기를 이용한 5G FDD(Frequency-Division Duplex) 시스템을 위한 FEM(Front-End Module)이 제거된 송수신기의 CMOS 구현임
전체 내용
1. Primary 송수신기용 블로커 인지 채널 선택 저잡음 증폭기를 설계하여 제작, 측정 및 성능 평가를 진행
2. Diversity 수신기용 튜너블 채널 선택 저잡음 증폭기를 설계하여 제작, 측정 및 성능 평가를 진행
3. 하이브리드 트랜스포머 기반 튜너블 C

연구개발 목표 및 내용
최종 목표
블로커 인지 채널 선택 저잡음 증폭기를 이용한 5G FDD(Frequency-Division Duplex) 시스템을 위한 FEM(Front-End Module)이 제거된 송수신기의 CMOS 구현임
전체 내용
1. Primary 송수신기용 블로커 인지 채널 선택 저잡음 증폭기를 설계하여 제작, 측정 및 성능 평가를 진행
2. Diversity 수신기용 튜너블 채널 선택 저잡음 증폭기를 설계하여 제작, 측정 및 성능 평가를 진행
3. 하이브리드 트랜스포머 기반 튜너블 CMOS 듀플렉서의 설계하여 제작, 측정 및 성능 평가를 진행
4. 전력증폭기 설계하여 제작, 측정 및 성능 평가를 진행
5. 5G NR FR1을 위한 주송수신기용 핵심 IP를 설계, 제작, 측정 및 성능 평가를 진행
6. 5G NR FR1을 위한 다이버시티 수신기용 핵심 IP를 설계, 제작, 측정 및 성능 평가를 진행
7. 블로커에 강인한 고선형 수신기 구조 연구 진행

연구개발성과
- FEM이 제거된 CMOS송수신기를 위한 핵심 IP 확보(Schematic/Layout)
- 18편의 SCI 연구실적을 달성함.
- 국내외 특허: 13건 출원, 6건 등록
- 국내외 학술대회 발표: 17편
- 수상실적: 7건

연구개발성과 활용계획 및 기대 효과
- 본 연구를 통해 FEM이 제거된 CMOS 송수신기를 위한 핵심 IP가 확보됨. 핵심 IP에 대한 연구 결과를 유수 저널에 발표함.
- 여기서 얻어진 기술, 경험과 배출된 인력은 차세대 휴대폰 개발에 직·간접으로 공헌할 수 있을 것임. FEM의 기능이 모두 CMOS 집적화된 송수신기는 모든 FDD 시스템에 적용이 가능하여 이 기술력을 바탕으로 궁극적으로 Cognitive Radio와 SDR 라디오 칩 개발에도 직접 적용될 수 있을 것임.
- FEM이 제거된 CMOS 송수신기의 개발은 아직도 해결책이 보이지 않고 있는 SDR 단말용 CMOS RF 프론트 엔드에 대한 혁신적인 대안이 될 것이며 세계 학문발전은 물론 국가 과학기술 위상 및 경쟁력 제고에도 크게 기여 할 수 있음.
- 결과물인 칩과 지적재산권 활용을 위하여 국내·외 휴대폰 기기, 칩, 모듈 제조사 등 가치사슬에 연결된 모든 기업 및 연구소들과 여러 다양한 기술적/사업적 협력 모델을 적극적으로 추진해 나갈 것임.

(출처 : 요약문 2p)

목차 Contents

• 표지 ... 1
• 요 약 문 ... 2
• 목차 ... 3
• 1. 연구개발과제의 개요 ... 4
• 2. 연구개발과제의 수행 과정 및 수행 내용 ... 4
• 1) CMOS 듀플렉서 연구 ... 4
• 2) 채널 선택 저잡음 증폭기 연구 ... 5
• 3) CMOS 전력증폭기 연구 ... 11
• 4) IIP2-Enhanced Mixer에 기반한 IIP2-enhanced 수신기 연구 ... 12
• 5) 블로커에 강인한 고선형 수신기 연구 ... 14
• 3. 연구개발과제의 수행 결과 및 목표 달성 정도 ... 16
• 1) 연구수행 결과 ... 16
• 4. 연구개발성과의 관련 분야에 대한 기여 정도 ... 26
• 5. 연구개발성과의 관리 및 활용 계획 ... 26
• 6. 참고문헌 ... 27
• 끝페이지 ... 27