초록 ▼

□ 연구개요
본 과제는 상하단 게이트 제어를 이용하여 하나의 2차원 층상구조 반도체 물질에서 수직형 터널링 FET를 구현하는 것을 목적으로 한다. 이는 CMOS 기술에 따른 초소형화 전략이 기술적으로나 물리적으로 한계에 다다름으로 인해 대체할 수 있는 새로운 물질이나 기술이 필요한 현 반도체 기술 상황으로부터 기인했다. 2차원 평면이 층층이 쌓인 층상구조 형태에서 층간 약한 반데르발스 결합으로 인해 수평 및 수직방향의 이방성 수송 특성이 두드러지는 2차원 전이금속칼코겐 화합물 반도체를 이용하여 상하단에 독립 채널을 형성하고 양

□ 연구개요
본 과제는 상하단 게이트 제어를 이용하여 하나의 2차원 층상구조 반도체 물질에서 수직형 터널링 FET를 구현하는 것을 목적으로 한다. 이는 CMOS 기술에 따른 초소형화 전략이 기술적으로나 물리적으로 한계에 다다름으로 인해 대체할 수 있는 새로운 물질이나 기술이 필요한 현 반도체 기술 상황으로부터 기인했다. 2차원 평면이 층층이 쌓인 층상구조 형태에서 층간 약한 반데르발스 결합으로 인해 수평 및 수직방향의 이방성 수송 특성이 두드러지는 2차원 전이금속칼코겐 화합물 반도체를 이용하여 상하단에 독립 채널을 형성하고 양 채널과 두 전도층 사이의 진성층을 제어함으로써 새로운 소자를 구현하고자 했다. 그러나, 대학 연구실 환경에서의 bottom-up 공정 방식으로 거의 10층의 물질을 쌓는 것을 계면 결함 및 공정 한계로 충분한 성능의 소자를 제작하는 것이 어렵다는 결론에 도달하여, 후반기 연구는 면내에서 축별 원자구조의 비대칭성으로 전하 수송의 이방성 특성을 나타내는 물질을 이용한 전하 수송 특성 분석 및 비대칭 RC 특성 분석, 응용 소자를 개발하기 위한 등가 모델링 수행으로 전환하였다. 많은 실험과 스터디, 논의가 충분히 이루어졌으며 전반기 연구 또한 충분한 의미와 실적을 보였다. 후반 연구에서는 계면 및 열분석을 통한 신뢰성 확보 방안 또한 제안하였다.

□ 연구 목표대비 연구결과
* 전반기 연구 : 수직형 소자를 제작하여 상하단 게이트 전극에 따른 양단의 독립적 채널 제어 특성을 확인하고자 했다. 이를 위해 공정 최적화 및 소자의 전류-전압 특성 측정, 분석을 수행하였다. 두께 및 평탄도에 따른 특성 변화, 전자와 정공의 거동특성 계측 및 분석, 온도 및 게이트 전계에 따른 층간 커플링 특성 연구 등을 성실히 수행하였고, 계획한 실험 및 연구가 충분히 수행되었다. 그에 따른 결과물을 여러 SCIE 저널에 게재하고 그 우수성을 인정받았으나, 수직형 tunnel FET 제작을 위한 여러 번의 물질 전사 과정은 bottom-up 공정 방식의 한계로 인해 그 수율이 낮아 개선이 필요하다는 결론에 이르렀다.
* 후반기 연구 : 이방성 전하 수송의 원리를 그대로 차용하면서 CMOS 기술의 한계를 극복하는 새로운 패러다임의 소자를 제작하기 위해, 훨씬 안정적인 면내 전하 이방성 수송 특성 활용으로 전환하고자 했다. 2차원 층상구조 반도체 물질 중 면내에서 축별 원자구조의 비대칭성으로 인해 큰 이방성 수송 특성을 보이는 물질에 대해 기하학적 비율에 따른 DC, impedance, 저주파 잡음 특성 등을 분석하여 응용 소자 개발을 위한 등가 모델링 및 전기적 특성화를 수행하고자 했다. 그 실험 뿐만 아니라 열 분석 및 계면 분석의 방식을 구축, 제안하는 충분한 연구가 본 프로젝트를 통해 수행되었다.

□ 연구개발성과의 활용 계획 및 기대효과 (연구개발결과의 중요성)
본 연구는 집적 회로의 핵심 소자인 전계 효과 트랜지스터를 구현하는 새로운 공정 및 방식에 대해 제안하고 있다. 기존 CMOS 기술의 물리적 소형화 및 등가 소형화는 한계에 다다랐으므로, 대체하기 위한 3차원 구조체, 나노 구조체, 새로운 동작 원리 등이 필요한 시점이다. 10대 비전에 꼽힐만큼 전망있는 분야 및 물질로 2차원 층상구조 반도체 물질이 급격히 부상하고 있고 그에 대한 다양한 연구 및 특이한 물성에 대한 보고가 이어지고 있으나, 이를 활용하는 소자 및 회로 응용 연구를 충분히 이어지지 못하고 있는 상황이다. 따라서 본 과제를 통해 수직 또는 수평 내에서 전하의 이방송 수송 특성을 활용하여, 기하학적 비대칭성을 이용한 소자 및 응용 연구를 견인하고자 한다. 이는 학계 및 산업계에 2차원 층상구조 반도체를 이용한 미래 전자 소자 개발의 새로운 방향을 제시하는 파급력을 지니고 후속 연구 개발을 이끌 것으로 기대한다.

(출처 : 연구결과 요약문 2p)

목차 Contents

• 표지 ... 1
• 연구결과 요약문 ... 2
• 목차 ... 3
• 1. 연구개발과제의 개요 ... 4
• 2. 연구개발과제의 수행 과정 및 수행 내용 ... 5
• [1] 1차연도 : 2차원 층상구조 반도체 물질을 이용한 수직형 소자 구현 및 전기적 특성화 ... 5
• [2] 2차연도 : 수직형 소자의 특성 제어를 위한 수직형 소자 구조 최적화 ... 8
• [3] 3차연도 : 면내 이방성(in-plane anisotropy)을 가지는 2차원 물질 합성 및 공정 개발 ... 10
• [4] 4차연도 : 이방성 수송 특성의 등가 모델링 및 계면 처리에 따른 성능 개선 ... 12
• 3. 연구개발과제의 수행 결과 및 목표 달성 수준 ... 14
• 1) 정성적 연구개발성과(연구개발결과) ... 14
• 2) 세부 정량적 연구개발성과 ... 17
• 3) 목표 달성 수준 ... 17
• 4) 목표 미달 시 원인 분석 ... 17
• 4. 연구개발성과의 관련 분야에 대한 기여 정도(연구개발결과의 중요성) ... 18
• 5. 연구개발성과의 관리 및 활용 계획 ... 18
• 6. 자체점검표 ... 19
• 7. 참고문헌 ... 19
• 붙임1. 세부 정량적 연구개발성과 ... 20
• 붙임2. 연구책임자 대표적 연구실적 및 증빙(요약문 및 사본) ... 21
• 끝페이지 ... 27