초록 ▼

□ 연구개발 목표 및 내용
◎ 최종 목표
o 본 연구개발 과제는 비정형파일, 암호지갑, 암호화 앱 30종에 대한 암호해독 매커니즘을 도출하고 CPU/GPU, FPGA 기반 고속 구현 기술을 개발/구현을 통해 고속 암호해독 통합 시스템을 개발하고 이에 대한 비용대비 성능기준을 제시하는 것을 목표로 함.

o End Product
- 비정형 파일 15종, 암호지갑 5종, 암호화 앱 10종에 대한 암호해독 매커니즘
- CPU/GPU 기반 고속화된 암호 연산 구현 기술(SW)
- FPGA 기반 고속화

□ 연구개발 목표 및 내용
◎ 최종 목표
o 본 연구개발 과제는 비정형파일, 암호지갑, 암호화 앱 30종에 대한 암호해독 매커니즘을 도출하고 CPU/GPU, FPGA 기반 고속 구현 기술을 개발/구현을 통해 고속 암호해독 통합 시스템을 개발하고 이에 대한 비용대비 성능기준을 제시하는 것을 목표로 함.

o End Product
- 비정형 파일 15종, 암호지갑 5종, 암호화 앱 10종에 대한 암호해독 매커니즘
- CPU/GPU 기반 고속화된 암호 연산 구현 기술(SW)
- FPGA 기반 고속화 암호해독 하드웨어 시스템(HW)
- 네트워크 로드 밸런싱 기반 고속 암호해독 통합 시스템(SYS)
- 암호해독 기술 실증 및 성능 평가 수행 결과서 (수사기관 협력)

o 주요 성능치
- CPU/GPU, FPGA상 목표 암호해독 주요 성능은 아래 표와 같음.

◎ 전체 내용
o 비정형 파일, 암호지갑, 암호화 앱 복호화 체계 및 암호해독 매커니즘 개발
- 비정형 파일 15종, 암호지갑 5종, 암호화 앱 10종의 분석 대상에 대한 암호알고리즘 식별 및 키 생성 체계 분석
- 분석 대상에 대한 복호화 체계, 암호해독 매커니즘 도출
- TMTO, Rainbow Table 등을 통한 암호해독 매커니즘 최적화

o CPU/GPU 기반 고속화된 암호 연산 구현 기술개발(SW)
- CPU/GPU 기반 암호알고리즘(AES, LEA, Blowfish 등) 연산 부하량 분석 및 고속화 구현 (OpenCL, CUDA 구현)
- CPU/GPU 기반 해시함수(SHA-1, SHA-256/512, MD5 등) 및 키유도함수(PBKDF2-SHA512) 연산 부하량 분석 및 최적화 구현 (OpenCL CUDA 구현)
- 멀티 GPU, GPGPU 기반 암호알고리즘 및 해시함수 연산 부하량 분석 및 고속화 구현
- 최신 RTX GPU 상에서의 암호알고리즘 연산 부하량 분석 및 고속화 구현
- 차후 출시될 신규 GPU 아키텍처에 대한 호환성을 위한 범용적인 최적화 구현

o FPGA 기반 고속화된 암호해독 하드웨어 시스템 개발(HW)
- 표준 해시함수 대상 HDL 기반 고속화 설계 및 개발(RTL 레벨 소스 검증 수행)
- 암호해독 매커니즘에 특화된 FPGA 기반 암호 가속화 시스템 설계 및 개발
- 해시 암호해독 하드웨어 연동을 위한 고속 PCI-e 인터페이스 테스트 구조 설계 및 개발

o 네트워크 로드 밸런싱 기반 고속 암호해독 통합 시스템 개발
- CPU/GPU, FPGA 기반 고속 암호해독 통합 시스템 설계 및 개발
- 고속 암호해독 통합 시스템 단위 기능 시험 수행
- 분석 대상 파일 식별 정확도 분석 및 암호해독 프로세스 비용(소요 자원, 소요 시간) 분석

o 암호해독 기술 실증 및 성능 평가 수행 (수사기관 협력)
- 대검찰청/경찰청 등 수사기관과의 협력을 통한 고속 암호해독 통합 시스템 실증 계획 수립 및 테스트 수행
- TTA, KISA 등 공인 기관을 통한 성능 평가 수행

□ 연구개발성과
o 주요 정성적 연구개발성과
- 비정형 파일, 암호 지갑, 암호화 앱 30종의 최적화된 암호해독 매커니즘
- 암호해독 라이브러리 기본 설계 및 구현물(SW)
- CPU/GPU 기반 암호 알고리즘(AES, LEA, DES, RC4, Blowfish) 고속 연산 모듈(SW)
- CPU/GPU 기반 해시 함수(SHA-1, SHA-256, SHA-512, MD5) 고속 연산 모듈(SW)
- GPU 기반 키유도 함수(PBKDF2-HMAC-SHA512·SHA256·SHA160) 고속 연산 모듈(SW)
- FPGA 기반 SHA-256 고속 연산 모듈(SW/HW)
- 통합 암호해독시스템 (HW 설비, UI/Server/Agent 프로그램, 설계 문서, 메뉴얼)
- 수요기관 실증·공인인증평가

o 정량적 연구개발성과
(정량 성과지표별 개발성과)
- 국제 출원 1건, 국내 출원 20건, 국내 특허 등록 4건, 기술이전 2건, 기술료 4,000만원, 성과홍보 6건, 시제품 1건, SW등록 11건, 기술문서 8건 달성
- 국내 출원 목표(15건) 대비 5건 초과 달성 (133%)
- 기술이전 금액 목표(2,000만원) 대비 2,000만원 초과 달성 (200%)
- SW등록 목표(10건) 대비 1건 초과 달성 (110%)
- 기술 문서 목표(6건) 대비 2건 초과 달성 (133%)
(정량 성과 지표의 질적 연구개발성과)
- 국내특허등록 실적의 SMART 지수는 평균 4.5점으로 연구과제 목표와 정보보호핵심원천기술 개발사업의 성과목표 상회
- SCI 논문 실적의 표준화된 순위보정 영향력지수(mrnIF)도 70.31로 정보보호핵심원천기술개발사업의 성과목표 초과
(기타 우수 성과)
- 국제 학술회의 포함 73건의 학술회의 발표 논문 중 우수논문상 29개 수여(국가보안기술연구소장상 2건, 한국전자통신연구원장상 1건, 한국인터넷진흥원장상 1건, 한국정보보호학회장상 2건, 한국저작권보호원장상 2건 등)
- 전시, 뉴스기사, 국외 발표(DFRWS APAC 2023) 등 6건의 홍보실적 달성

□ 연구개발성과 활용계획 및 기대 효과
o 연구개발성과 활용계획
- 각 연산장치(CPU, GPU, FPGA)의 특성분석과 최적화 연구결과는 네트워크 보안, 클라우드 보안, 블록체인 응용, 랜섬웨어 복구 등 각종 암호연산 활용 분야에서 관련한 서비스 성능을 향상하는 데 활용 가능
- 본 연구의 분석 대상인 30종 외 기타 데이터 유형의 암호해독, GPU·FPGA·ASIC 기반 암호 고속 연산 기술 고도화, 암호 최적 구현 등 관련한 다양한 후속 연구에 기반 자료로써 활용 예정
- 연구개발 과정의 산출물인 비정형 데이터·암호화 앱·암호지갑의 복호화 매커니즘, CPU/GPU 및 FPGA 기반 암호 고속 연산 기술은 수요기관이나 디지털포렌식 또는 암호기술 응용 분야의 회사에 기술이전 예정

o 연구개발성과 기대 효과
● 국내 점유율이 높은 hwp, ALZ, KakaoTalk 등을 포함한 30종의 고속 암호해독 기술을 개발·검증함에 따라 국내 수요에 특화된 독자적 기술력 확보 예상
● CPU/GPU 연산 최적화 및 FPGA 기반 고속 연산 기술은 단위 시간당 요구되는 메모리, 게이트 등 컴퓨팅 자원을 최소화함으로 구축비용·설치공간 절감 및 전기사용료 등의 운용 비용 절감할 것으로 기대
● 경찰, 검찰 등 국가 수사기관의 디지털포렌식 수사과정에서 암호기술로 인해 발생하는 어려움을 해소하고 국가의 법 집행, 범죄수익 환수 등의 사회적 기능을 유지 및 향상시킬 것으로 기대, 암호 고속 구현기술, SW·모바일 역공학 기술 등을 포괄하는 고도의 전문인력 양성 기대

(출처 : 요약문 8p)

목차 Contents

• 표지 ... 1
• 최종보고서 ... 2
• 요 약 문 ... 8
• 목차 ... 11
• 1. 연구개발과제의 개요 ... 12
• 1) 연구개발과제의 필요성 ... 12
• 2. 연구개발과제의 수행 과정 및 수행 내용 ... 13
• 1) 연구개발과제의 목표 ... 13
• 2) 연구개발과제의 연차별 목표 및 내용 ... 14
• 3) 연구개발과제 수행 과정 및 내용 ... 16
• 3. 연구개발과제의 수행 결과 및 목표 달성 정도 ... 66
• 1) 연구수행 결과 ... 66
• 2) 목표 달성 수준 ... 96
• 4. 목표 미달 또는 미흡한 사항에 대한 원인분석 ... 97
• 1) 목표 미달 또는 미흡한 연구결과에 대한 원인(사유) 자체분석 내용 ... 97
• 2) 미달 또는 미흡한 결과물에 대한 보완 활동 ... 97
• 3) 연구개발 과정의 성실성 ... 98
• 5. 연구개발성과의 관련 분야에 대한 기여 정도 ... 99
• 6. 연구개발성과의 관리 및 활용 계획 ... 100
• 1) 향후 5년간 성과활용·확산 활용방안 및 계획(활동계획) ... 101
• 2) 주요 성과활용 (기대)성과목표 ... 101
• 3) 성과활용·관리 추진체계 ... 102
• 4) 기타 ... 102
• 7. 연구개발성과에 대한 후속연구 및 추가 개발 계획 ... 102
• 8. 연구개발비 사용실적 ... 103
• 끝페이지 ... 108