초록 ▼

□ 연구개요
ㅇ 본 과제의 최종 목표는 Flash memory 소자 기반의 새로운 6T NVSRAM (Non-volatile Static Random Access Memory)를 제안하고 구현함으로써 Universal memory를 지향하는 핵심 부품에 대한 원천 기술을 확보하는 것임.
ㅇ 기존의 전통적인 휘발성 메모리의 하나인 SRAM에 비휘발성 소자를 함께 구성함으로써 고속의 동작 특성 장점을 활용하고자 하는 메모리 소자로 NVSRAM을 개발하고자 하였음.

□ 연구 목표대비 연구결과
ㅇ 정량적 성과<

□ 연구개요
ㅇ 본 과제의 최종 목표는 Flash memory 소자 기반의 새로운 6T NVSRAM (Non-volatile Static Random Access Memory)를 제안하고 구현함으로써 Universal memory를 지향하는 핵심 부품에 대한 원천 기술을 확보하는 것임.
ㅇ 기존의 전통적인 휘발성 메모리의 하나인 SRAM에 비휘발성 소자를 함께 구성함으로써 고속의 동작 특성 장점을 활용하고자 하는 메모리 소자로 NVSRAM을 개발하고자 하였음.

□ 연구 목표대비 연구결과
ㅇ 정량적 성과
특허출원 6건, SCI논문 8편, 국내외학회발표 14편을 계획하였고, 실적으로 특허출원 8편, 의뢰 2편, 등록 3편과 SCI 논문 8편, 학회발표 22편의 실적을 이룸. 계획 이외의 기타 성과로 국제학회초청강연 1편, MPW설계보고서 1편, 인력양성(석사 4명, 박사1명)
ㅇ 정성적 성과
• 1차년도: SPICE 시뮬레이션 기반 소자 파라미터 추출 및 Layout 및 Mask 제작
• 2차년도: 1차 SRAM 제작과 측정 환경 setup 및 동작 확인
시뮬레이션을 통해 Program/Erase/Retention/Cycling endurance 특성 확인
• 3차년도: NV Component용 ZnO 기반 ReRAM 제작/측정 및 성능 개선 구조 제안
• 4차년도
- 6T SRAM의 Stand-by power 추출 및 분석을 통해 main factor로 access Tr 주목
- NV Component로 ReRAM 사용 시 새로운 개념의 적층 layer (Oxygen Reservior) 제안 (특허출원), 나노구조체가 도입된 HfOx 적용, Graphene layer 추가 제안하고 평가하는 과정을 통해 공정최적화, 소자 안정성 개선 확인 (센서로의 후속 연구 계획 수립)
- 소자 집적(와이어본딩의 하이브리드 적층구조) 및 FA를 통해 5차년도 추가 실험 계획 수립
• 5차년도
- IDEC MPW 진행, Chip 제작 완료(제안된 nvSRAM cell 검증 chip 제작 및 simulation 검증)
2차 SRAM 제작, simulation 결과 및 측정 결과 제시
SONOS 기반의 nvSRAM hybrid bonding 특성 검증
Auto-store, auto-restore 회로 simulation 결과 및 측정 결과 제시
- NV Component 소자 특성 최적화 연구를 통해 SiCN에 의한 개선 메커니즘, Graphene layer의 누설전류 차단 특성 메커니즘, Nanodot에 의한 특성 개선 메커니즘, 필라멘트 형성 제어 관련 원천 특허 제안 및 모델링 (논문 2편 이상 출판, 관련 특허 2개 출원)
- IoT, AI 등 반도체 트렌드에 맞추어 Cell 소모전력 분석을 통해 비교적 집적도가 개선된 새로운 구조의 ReRAM 기반 저전력 nvSRAMcell 제안 및 동작 원리 제시하고 제안된 구조 중 10T2R nvSRAM구조에서 leakage path simulation 확인 및 소모전력 분석을 진행함. 선행연구의 nvSRAM과 동작 성능 및 전력소비량 비교 진행 (제안된 10T2R nvSRAM의 leakage path 분석 및 소모 전력 분석, 학술대회 발표 1 건)
- Sensor 확장 연구(성과: 관련 SCI논문 1 편 출판, 초청 강연 1 건)
nvSRAM의 센서 융합 가능성 검증
CMOS 공정과 호환 가능한 소자를 중심으로 온도 감지 가능성 검증
온도 센싱 성능지표인 TCR -5.08 %/K까지 검증
메모리-센서 융합 소자 형태로 온도 감지부 최적화 및 성능 향상 가능성 제시
- 칩 내부의 발열 특성을 분석하기 위한 Test Pattern (TP) 설계 및 제작완료/검증 진행

□ 연구개발성과의 활용 계획 및 기대효과(연구개발결과의 중요성)
ㅇ 본 연구과제를 기반으로 low leakage SRAM 연구 역량을 키우고 이를 바탕으로 산업체와 2024년 4월부터 Ultra Low Leakage (ULL) SRAM 시제품 개발을 공동으로 진행할 계획임. 이를 통한 연구 성과의 경제적, 산업적 파급효과가 증대될 것으로 기대하고 있음.
ㅇ 후속 연구로 코어에 가장 근접한 캐시메모리의 발열 특성을 파악하기 위한 SRAM 형태의 온도감지센서 개발을 계획하고 있음.
ㅇ 본 과제에서 제안한 소자 개발 과정을 학부의 캡스톤디자인 과목에 일부 적용하여 학사 수준의 반도체 전문 인력양성에도 도움이 되고자 노력함.

(출처 : 연구결과 요약문 2p)

목차 Contents

• 표지 ... 1
• 연구결과 요약문 ... 2
• 목차 ... 3
• 1. 연구개발과제의 개요 ... 4
• 2. 연구개발과제의 수행 과정 및 수행 내용 ... 4
• 1. NV component 소자 특성 최적화 ... 4
• 2. Cell 소모전력 분석 ... 7
• 3. IDEC MPW Chip 제작 ... 9
• 4. Sensor 확장 연구 ... 11
• 3. 연구개발과제의 수행 결과 및 목표 달성 수준 ... 14
• 1) 정성적 연구개발성과(연구개발결과) ... 14
• 2) 세부 정량적 연구개발성과 ... 15
• 3) 목표 달성 수준 ... 15
• 4) 목표 미달 시 원인 분석 ... 16
• 4. 연구개발성과의 관련 분야에 대한 기여 정도(연구개발결과의 중요성) ... 17
• 5. 연구개발성과의 관리 및 활용 계획 ... 18
• 6. 자체점검표 ... 18
• 7. 참고문헌 ... 19
• 끝페이지 ... 45