누설전류 성분을 줄인 새로운 구조의 고성능 elevated source drain MOSFET에 관한 분석 Analysis of a novel elevated source drain MOSFET with high performance and low leakage current원문보기
감소된 누설전류 특성 및 향상된 전류 구동력을 갖는 새로운 구조의 Elevated Source Drain (E-S/D) MOSFET을 제안하고 이를 분석하였다. 제안된 구조는 건식 식각 공정을 사용하여 함몰된 채널을 형성한다. 소자의 특성은 함몰된 채널 깊이와 측벽 길이에 의해 결정되며 이는 건식 식각 공정과 직접적으로 연관된다. 제안된 구조의 주된 장점은 소오스/드레인 확장 영역이 들려진 형태를 갖는 점과 선택적인 채널 ...
감소된 누설전류 특성 및 향상된 전류 구동력을 갖는 새로운 구조의 Elevated Source Drain (E-S/D) MOSFET을 제안하고 이를 분석하였다. 제안된 구조는 건식 식각 공정을 사용하여 함몰된 채널을 형성한다. 소자의 특성은 함몰된 채널 깊이와 측벽 길이에 의해 결정되며 이는 건식 식각 공정과 직접적으로 연관된다. 제안된 구조의 주된 장점은 소오스/드레인 확장 영역이 들려진 형태를 갖는 점과 선택적인 채널 도핑 구조를 갖는 것이다. 들려진 소오스/드레인 확장 영역은 매우 낮은 에너지 이온주입으로 인해 발생되는 저활성화 효과를 해결할 수 있다. 소오스/드레인 확장 영역을 형성하기 위한 이온주입 공정으로 큰 경사각 이온주입 방법이 적용되었다. 선택적으로 도핑된 채널 구조는 수평전계 및 접합 커패시턴스를 줄일 수 있는 효과를 갖는다. 또한 제안된 구조는 함몰된 채널내에 존재하는 반전된 측벽을 사용하여 자기 정렬된 폴리 게이트를 형성함으로써 함몰된 채널 내에 정확하게 폴리 게이트를 자기 정렬시킬 수 있는 장점이 있다. 제안된 구조에서, 들려진 소오스/드레인 확장 영역은 소오스/드레인 확장 영역을 형성시킬 때 상대적으로 높은 에너지의 이온주입을 가능하게 함으로써 기생저항 성분을 크게 감소시킬 수 있다. 또한 제안된 구조에서는, 기존의 LDD MOSFET 구조에서 소오스/드레인 확장 영역의 불순물 도즈(dose)가 커짐에 따라서 Gate-Induced Drain Leakage (GIDL) 전류가 증가되는 문제가 크게 경감되었다. 즉, 기존의 구조들에서 GIDL 전류를 감소시킬 때 소자 성능도 함께 심하게 저하되는 것과는 달리, 소자 성능의 저하를 최소화하면서 GIDL 전류를 효과적으로 감소시킬 수 있다. 시뮬레이션 결과,
감소된 누설전류 특성 및 향상된 전류 구동력을 갖는 새로운 구조의 Elevated Source Drain (E-S/D) MOSFET을 제안하고 이를 분석하였다. 제안된 구조는 건식 식각 공정을 사용하여 함몰된 채널을 형성한다. 소자의 특성은 함몰된 채널 깊이와 측벽 길이에 의해 결정되며 이는 건식 식각 공정과 직접적으로 연관된다. 제안된 구조의 주된 장점은 소오스/드레인 확장 영역이 들려진 형태를 갖는 점과 선택적인 채널 도핑 구조를 갖는 것이다. 들려진 소오스/드레인 확장 영역은 매우 낮은 에너지 이온주입으로 인해 발생되는 저활성화 효과를 해결할 수 있다. 소오스/드레인 확장 영역을 형성하기 위한 이온주입 공정으로 큰 경사각 이온주입 방법이 적용되었다. 선택적으로 도핑된 채널 구조는 수평전계 및 접합 커패시턴스를 줄일 수 있는 효과를 갖는다. 또한 제안된 구조는 함몰된 채널내에 존재하는 반전된 측벽을 사용하여 자기 정렬된 폴리 게이트를 형성함으로써 함몰된 채널 내에 정확하게 폴리 게이트를 자기 정렬시킬 수 있는 장점이 있다. 제안된 구조에서, 들려진 소오스/드레인 확장 영역은 소오스/드레인 확장 영역을 형성시킬 때 상대적으로 높은 에너지의 이온주입을 가능하게 함으로써 기생저항 성분을 크게 감소시킬 수 있다. 또한 제안된 구조에서는, 기존의 LDD MOSFET 구조에서 소오스/드레인 확장 영역의 불순물 도즈(dose)가 커짐에 따라서 Gate-Induced Drain Leakage (GIDL) 전류가 증가되는 문제가 크게 경감되었다. 즉, 기존의 구조들에서 GIDL 전류를 감소시킬 때 소자 성능도 함께 심하게 저하되는 것과는 달리, 소자 성능의 저하를 최소화하면서 GIDL 전류를 효과적으로 감소시킬 수 있다. 시뮬레이션 결과,
A novel elevated source drain (E-S/D) MOSFET which has reduced leakage current and higher driving capability is proposed and analyzed. The proposed structure has recessed channel structure make use of dry etching process. The device characteristics are determined by the recessed channel depth and si...
A novel elevated source drain (E-S/D) MOSFET which has reduced leakage current and higher driving capability is proposed and analyzed. The proposed structure has recessed channel structure make use of dry etching process. The device characteristics are determined by the recessed channel depth and sidewall length, which are directly related with the dry etching process. Its main structural advantages are summarized as the elevated source drain extension (SDE) region and the selectively doped channel region. The elevated SDE region helps to avoid low-activation effect caused by very low energy ion implantations. The SDE implantation is performed with large-angle-tilted implantation technique. The selectively doped channel helps reducing the lateral electric field and the junction capacitances. In addition, the self-aligned poly-Si gate is formed by the inverted sidewall spacers so that self-alignment is realized for both source/drain and gate regions on the recessed channel.In the proposed structure, elevated SDE region helps to alleviate the increase of parasitic resistance at the SDE region by adopting relatively higher implantation energy for the SDE implantation step. In addition, the problem of gate-induced drain leakage (GIDL) current, which is degraded as the SDE dose is increased, significantly alleviated in case of newly proposed structure. Unlike conventional LDD and SEG MOSFETs, the GIDL current of proposed E-S/D device is decreased without sacrificing the driving current. The E-S/D MOSFET shows approximately one orders of magnitude lower GIDL current than that of LDD MOSFET (HL) having the same SDE implantation dose condition (5*10^14cm^-2) while maintaining the higher saturation current levels. The main reason for the reduction of GIDL current is the decreased electric field at the point of the maximum band-to-band tunneling as the peak electric field is shifted toward the drain side. From the hot-carrier simulation results, the lateral electric field
A novel elevated source drain (E-S/D) MOSFET which has reduced leakage current and higher driving capability is proposed and analyzed. The proposed structure has recessed channel structure make use of dry etching process. The device characteristics are determined by the recessed channel depth and sidewall length, which are directly related with the dry etching process. Its main structural advantages are summarized as the elevated source drain extension (SDE) region and the selectively doped channel region. The elevated SDE region helps to avoid low-activation effect caused by very low energy ion implantations. The SDE implantation is performed with large-angle-tilted implantation technique. The selectively doped channel helps reducing the lateral electric field and the junction capacitances. In addition, the self-aligned poly-Si gate is formed by the inverted sidewall spacers so that self-alignment is realized for both source/drain and gate regions on the recessed channel.In the proposed structure, elevated SDE region helps to alleviate the increase of parasitic resistance at the SDE region by adopting relatively higher implantation energy for the SDE implantation step. In addition, the problem of gate-induced drain leakage (GIDL) current, which is degraded as the SDE dose is increased, significantly alleviated in case of newly proposed structure. Unlike conventional LDD and SEG MOSFETs, the GIDL current of proposed E-S/D device is decreased without sacrificing the driving current. The E-S/D MOSFET shows approximately one orders of magnitude lower GIDL current than that of LDD MOSFET (HL) having the same SDE implantation dose condition (5*10^14cm^-2) while maintaining the higher saturation current levels. The main reason for the reduction of GIDL current is the decreased electric field at the point of the maximum band-to-band tunneling as the peak electric field is shifted toward the drain side. From the hot-carrier simulation results, the lateral electric field
주제어
#건식 식각 자기 정렬 소오스/드레인 확장 영역 수평전계 선택적인 채널 도핑 elevated source drain dry etching self-align SDE GIDL lateral electric field selectively doped channel
학위논문 정보
저자
김경환
학위수여기관
연세대학교 대학원
학위구분
국내박사
학과
전기 전자공학과
지도교수
최우영
발행연도
2001
총페이지
x, 106장
키워드
건식 식각 자기 정렬 소오스/드레인 확장 영역 수평전계 선택적인 채널 도핑 elevated source drain dry etching self-align SDE GIDL lateral electric field selectively doped channel
AI-Helper
※ AI-Helper는 부적절한 답변을 할 수 있습니다.