SONOS(Silicon/Oxide-Nitride-Oxide/Si)구조의 ONO 제조 및 그 전기적 특성에 관한 연구 (A) study on ONO manufacturing of SONOS (Silicon/Oxide-Nitride-Oxide/Si) structure and its electric properties원문보기
본 연구는 SONOS (Silicon/Oxide-Nitride-Oxide/Polysilicon) 구조의 ONO 제조 및 그 전기적 특성을 개선시키는 방법에 관한 것으로 ONO막질의 제조 방법에 주안점을 두고 실험을 전개하고, 이를 근거로 ONO막질에 따른 소자의 전기적 특성을 향상시키고자 하였다. 이를 위하여 소자의 전기적 특성 및 수명에 영향을 주는 인자인 ONO막질에서 터널링 산화막(Tunneling Oxide : ...
본 연구는 SONOS (Silicon/Oxide-Nitride-Oxide/Polysilicon) 구조의 ONO 제조 및 그 전기적 특성을 개선시키는 방법에 관한 것으로 ONO막질의 제조 방법에 주안점을 두고 실험을 전개하고, 이를 근거로 ONO막질에 따른 소자의 전기적 특성을 향상시키고자 하였다. 이를 위하여 소자의 전기적 특성 및 수명에 영향을 주는 인자인 ONO막질에서 터널링 산화막(Tunneling Oxide : SiO2)의 두께나 터널링 산화막 상의 트랩 전하 저장층(질화막 : Si3N4) 두께, 블로킹 절연막(산화막 : SiO2)두께에 따른 쓰기, 지우기 특성 및 영향 여부를 검증 하였다.웨이퍼는 p-형(100)실리콘이 사용되었고, 초기 공정부터 진행하여 ONO막질을 패터닝하여 건식(dry etch)과 습식 방법(wet etch)으로 식각하여 건식에서 발생되는 다결정 실리콘 잔류물로 인하여 소자에 많은 영향을 주어 습식 식각으로 변경하여 다결정 실리콘 잔류물들을 제거하였다. 터널링 절연막과 전하 저장층, 상부 절연막도 두께 별로 각 공정 변수의 최적 조건을 찾았고, 기존의 SONOS구조를 가지는 비 휘발성 메모리보다 공정을 단순화 시켰고, 비 휘발성 메모리 소자의 읽기, 쓰기 및 데이터 유지 특성에 영향을 주는 ONO막 rupture의 발생 원인이 되는 이온 주입 공정의 문제점을 찾아 제조 공정의 순서를 변경함으로써 개선시킬 수 있었다. 또한, 공정 순서 변경에 따른 소자 내 로직(logic) 영역의 cell VT가 변화하여 이온 주입(ion implantation) 공정을 튜닝(tunning)하여 원하고자 하는 전기적 특성을 가진 소자를 제조할 수 있었다
본 연구는 SONOS (Silicon/Oxide-Nitride-Oxide/Polysilicon) 구조의 ONO 제조 및 그 전기적 특성을 개선시키는 방법에 관한 것으로 ONO막질의 제조 방법에 주안점을 두고 실험을 전개하고, 이를 근거로 ONO막질에 따른 소자의 전기적 특성을 향상시키고자 하였다. 이를 위하여 소자의 전기적 특성 및 수명에 영향을 주는 인자인 ONO막질에서 터널링 산화막(Tunneling Oxide : SiO2)의 두께나 터널링 산화막 상의 트랩 전하 저장층(질화막 : Si3N4) 두께, 블로킹 절연막(산화막 : SiO2)두께에 따른 쓰기, 지우기 특성 및 영향 여부를 검증 하였다.웨이퍼는 p-형(100)실리콘이 사용되었고, 초기 공정부터 진행하여 ONO막질을 패터닝하여 건식(dry etch)과 습식 방법(wet etch)으로 식각하여 건식에서 발생되는 다결정 실리콘 잔류물로 인하여 소자에 많은 영향을 주어 습식 식각으로 변경하여 다결정 실리콘 잔류물들을 제거하였다. 터널링 절연막과 전하 저장층, 상부 절연막도 두께 별로 각 공정 변수의 최적 조건을 찾았고, 기존의 SONOS구조를 가지는 비 휘발성 메모리보다 공정을 단순화 시켰고, 비 휘발성 메모리 소자의 읽기, 쓰기 및 데이터 유지 특성에 영향을 주는 ONO막 rupture의 발생 원인이 되는 이온 주입 공정의 문제점을 찾아 제조 공정의 순서를 변경함으로써 개선시킬 수 있었다. 또한, 공정 순서 변경에 따른 소자 내 로직(logic) 영역의 cell VT가 변화하여 이온 주입(ion implantation) 공정을 튜닝(tunning)하여 원하고자 하는 전기적 특성을 가진 소자를 제조할 수 있었다
The purpose of this study was to manufacture the ONO of SONOS (Silicon/Oxide-Nitride-Oxide/Polysilicon) structure and improve its electric properties. For this purpose, the researcher focused on the methods of manufacturing the ONO membrane and tested them to improve the electric properties of the c...
The purpose of this study was to manufacture the ONO of SONOS (Silicon/Oxide-Nitride-Oxide/Polysilicon) structure and improve its electric properties. For this purpose, the researcher focused on the methods of manufacturing the ONO membrane and tested them to improve the electric properties of the cells in terms of ONO membrane. Specifically, the researcher tested the effects of such factors of ONO membrane affecting the electric properties and life of the cells in terms of writing and erasing as thickness of tunneling oxide (SiO2), thickness of the trap electric charge storage layer (Si3N4) on tunneling oxide, or thickness of blocking insulation film (SiO2).P-type (100) silicon was used for the wafer. In the earlier process, the ONO membrane was patterned to be etched both dry and wet. Since the cells were affected much by the polycrystalline silicon residuals from the dry etching, the dry etching was changed into wet etching to remove the residuals. Thus, the researcher could find the optimal conditions for each process variable depending on the thickness of tunneling oxide, electric charge storage and upper insulation membrane, simplified the non-volatile memory process of the conventional SONOS structure, identified the problems of ion implantation causing the ONO membrane to rupture and thereby, affecting reading, writing and data maintenance of the non-volatile memory cells to change the sequence of manufacturing process and solve the problems. In addition, since the cell VT within the logic area in the cells changed due to the changed sequences of process, the researcher tuned the ion implantation process to manufacture the cells having the desired electric properties.
The purpose of this study was to manufacture the ONO of SONOS (Silicon/Oxide-Nitride-Oxide/Polysilicon) structure and improve its electric properties. For this purpose, the researcher focused on the methods of manufacturing the ONO membrane and tested them to improve the electric properties of the cells in terms of ONO membrane. Specifically, the researcher tested the effects of such factors of ONO membrane affecting the electric properties and life of the cells in terms of writing and erasing as thickness of tunneling oxide (SiO2), thickness of the trap electric charge storage layer (Si3N4) on tunneling oxide, or thickness of blocking insulation film (SiO2).P-type (100) silicon was used for the wafer. In the earlier process, the ONO membrane was patterned to be etched both dry and wet. Since the cells were affected much by the polycrystalline silicon residuals from the dry etching, the dry etching was changed into wet etching to remove the residuals. Thus, the researcher could find the optimal conditions for each process variable depending on the thickness of tunneling oxide, electric charge storage and upper insulation membrane, simplified the non-volatile memory process of the conventional SONOS structure, identified the problems of ion implantation causing the ONO membrane to rupture and thereby, affecting reading, writing and data maintenance of the non-volatile memory cells to change the sequence of manufacturing process and solve the problems. In addition, since the cell VT within the logic area in the cells changed due to the changed sequences of process, the researcher tuned the ion implantation process to manufacture the cells having the desired electric properties.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.