본 논문은 Channeling & Shadow Effect에 의하여 발생할 수 있는 MOSFETChannel이온주입의 산포발생 Mechanism을 Simulation Tool을 통하여 예측하고 이를 실험을 통해 규명함으로써 균일하고 ...
본 논문은 Channeling & Shadow Effect에 의하여 발생할 수 있는 MOSFETChannel이온주입의 산포발생 Mechanism을 Simulation Tool을 통하여 예측하고 이를 실험을 통해 규명함으로써 균일하고 재현성 있는 이온주입 방법을 제안하고자 하였다. 실험방법은 Channel 이온주입 시 Tilt Angle, Wafer Rotation을 변화시키고, 이에 따른 Wafer level에서의 문턱 전압 중심치 및 산포 변화를 검토하였다.Channel Implant Tilt Angle 변화에 대한 Simulation 결과 Tilt Angle에 의한 Lateral Spread 차이로 인하여, Tilt Angle 증가에 따라 Poly Silicon 밑의 영역부터 N+ Source 영역까지의 Channel 길이가 짧아졌으며 문턱 전압은 감소하는 결과를 나타내었다.Channel Implant Tilt Angle 변화에 대한 실험결과 문턱 전압은 일정하게 감소하였다. 이는 Tilt Angle이 증가할수록 Effective Channel 길이가 감소하게 되어 발생한 결과이며, 0°와 비교 시 7° 이온주입의 문턱 전압은 약 10%정도 낮아지는 결과를 보였다. Tilt Angle 증가에 따른 문턱 전압 감소에 대하여 회귀분석결과 2차식의 회귀식을 얻을 수 있었으며, 이는 Tilt Angle의 관리가 제품의 특성관리에 매우 중요함을 의미한다. 또한 Tilt Angle 증가에 대하여 Wafer 내의 산포도 증가하는 결과를 보여, 7° 이온주입의 문턱 전압 산포는 0° 이온주입의 2배의 결과를 나타내었다.Symmetry 이온주입에 의한 문턱전압은 0° Tilt 이온주입의 문턱 전압과 비교 시 중심치가 약 2% 낮아지는 결과를 보였으며, 산포는 0° Tilt Angle 이온주입보다 좋은 결과를 보였다. Channeling & Shadow Effect 감소 및 제거에 따른 Wafer 수준의 우수한 문턱 전압의 산포에도 불구하고 Symmetry 이온주입은 양산적용 시 이온주입 시간이 두 배로 늘어나는 단점이 있어, Symmetry 이온주입의 양산적용은 공정의 Margin 및 Dose에 따른 생산성 등을 종합적으로 고려하여 적용할 예정이다.Wafer Rotation 변화에 따른 문턱 전압의 중심치 및 산포는 유의차를 보이지 않았다. 이러한 결과는 Channel 이온주입 시 Gate Oxide가 Buffer layer로 작용하여 Channeling 현상을 억제하였기 때문으로 판단된다.
본 논문은 Channeling & Shadow Effect에 의하여 발생할 수 있는 MOSFET Channel 이온주입의 산포발생 Mechanism을 Simulation Tool을 통하여 예측하고 이를 실험을 통해 규명함으로써 균일하고 재현성 있는 이온주입 방법을 제안하고자 하였다. 실험방법은 Channel 이온주입 시 Tilt Angle, Wafer Rotation을 변화시키고, 이에 따른 Wafer level에서의 문턱 전압 중심치 및 산포 변화를 검토하였다.Channel Implant Tilt Angle 변화에 대한 Simulation 결과 Tilt Angle에 의한 Lateral Spread 차이로 인하여, Tilt Angle 증가에 따라 Poly Silicon 밑의 영역부터 N+ Source 영역까지의 Channel 길이가 짧아졌으며 문턱 전압은 감소하는 결과를 나타내었다.Channel Implant Tilt Angle 변화에 대한 실험결과 문턱 전압은 일정하게 감소하였다. 이는 Tilt Angle이 증가할수록 Effective Channel 길이가 감소하게 되어 발생한 결과이며, 0°와 비교 시 7° 이온주입의 문턱 전압은 약 10%정도 낮아지는 결과를 보였다. Tilt Angle 증가에 따른 문턱 전압 감소에 대하여 회귀분석결과 2차식의 회귀식을 얻을 수 있었으며, 이는 Tilt Angle의 관리가 제품의 특성관리에 매우 중요함을 의미한다. 또한 Tilt Angle 증가에 대하여 Wafer 내의 산포도 증가하는 결과를 보여, 7° 이온주입의 문턱 전압 산포는 0° 이온주입의 2배의 결과를 나타내었다.Symmetry 이온주입에 의한 문턱전압은 0° Tilt 이온주입의 문턱 전압과 비교 시 중심치가 약 2% 낮아지는 결과를 보였으며, 산포는 0° Tilt Angle 이온주입보다 좋은 결과를 보였다. Channeling & Shadow Effect 감소 및 제거에 따른 Wafer 수준의 우수한 문턱 전압의 산포에도 불구하고 Symmetry 이온주입은 양산적용 시 이온주입 시간이 두 배로 늘어나는 단점이 있어, Symmetry 이온주입의 양산적용은 공정의 Margin 및 Dose에 따른 생산성 등을 종합적으로 고려하여 적용할 예정이다.Wafer Rotation 변화에 따른 문턱 전압의 중심치 및 산포는 유의차를 보이지 않았다. 이러한 결과는 Channel 이온주입 시 Gate Oxide가 Buffer layer로 작용하여 Channeling 현상을 억제하였기 때문으로 판단된다.
This thesis proposes a reliable Ion Implantation process through simulations and experiments on electrical variation mechanism by channeling & shadow effect in MOSFET channel implantation. The experiment were performed by varying a tilt angle and a wafer rotation in the channel implantation process,...
This thesis proposes a reliable Ion Implantation process through simulations and experiments on electrical variation mechanism by channeling & shadow effect in MOSFET channel implantation. The experiment were performed by varying a tilt angle and a wafer rotation in the channel implantation process, and the mean value and the standard deviation of threshold voltage in wafer level were examined thereof.The simulation results regarding the tilt angle of channel implantation represented the relations that the channel length of area below poly silicon to N+ source area was shorten and the threshold voltage decreased as the tilt angle increase, due to difference of lateral spread in the tilt angle.According to the experiment results, threshold voltage decreased regularly in accordance with tilt angle increase of channel implantation. This result was due to reduction of effective channel length by tilt angle increase. Threshold voltage of 7° tilt angle was 10% lower than that of 0° tilt angle. Regression analysis on threshold voltage reduction by tilt angle increase resulted in quadratic equation, which means a control of tilt angle has a great importance in the device characteristics. The standard deviation of threshold voltage increased as tilt angle increase and the threshold voltage variation of 7° tilt angle was two times as large as that of 0° tilt angle.The mean value of the threshold voltage for symmetry implantation decreased by 2% and the standard deviation of the threshold voltage improved, compared with the implantation using 0° tilt angle. In spite of excellent threshold voltage variation by reduction or elimination of channeling & shadow effect, symmetry implantation has a drawback of longer processing time. Therefore, symmetry implantation should be considered in process margin and productivity comprehensively in advance of application to mass production.There was no difference in the mean value and the standard deviation of the threshold voltage according to wafer rotation. This result was owing to gate oxide as buffer layer which reduces channeling effect in channel implantation.
This thesis proposes a reliable Ion Implantation process through simulations and experiments on electrical variation mechanism by channeling & shadow effect in MOSFET channel implantation. The experiment were performed by varying a tilt angle and a wafer rotation in the channel implantation process, and the mean value and the standard deviation of threshold voltage in wafer level were examined thereof.The simulation results regarding the tilt angle of channel implantation represented the relations that the channel length of area below poly silicon to N+ source area was shorten and the threshold voltage decreased as the tilt angle increase, due to difference of lateral spread in the tilt angle.According to the experiment results, threshold voltage decreased regularly in accordance with tilt angle increase of channel implantation. This result was due to reduction of effective channel length by tilt angle increase. Threshold voltage of 7° tilt angle was 10% lower than that of 0° tilt angle. Regression analysis on threshold voltage reduction by tilt angle increase resulted in quadratic equation, which means a control of tilt angle has a great importance in the device characteristics. The standard deviation of threshold voltage increased as tilt angle increase and the threshold voltage variation of 7° tilt angle was two times as large as that of 0° tilt angle.The mean value of the threshold voltage for symmetry implantation decreased by 2% and the standard deviation of the threshold voltage improved, compared with the implantation using 0° tilt angle. In spite of excellent threshold voltage variation by reduction or elimination of channeling & shadow effect, symmetry implantation has a drawback of longer processing time. Therefore, symmetry implantation should be considered in process margin and productivity comprehensively in advance of application to mass production.There was no difference in the mean value and the standard deviation of the threshold voltage according to wafer rotation. This result was owing to gate oxide as buffer layer which reduces channeling effect in channel implantation.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.