PART 1. 집적회로 적용을 위한 수소화된 비정질 실리콘박막 트랜지스터의 신뢰성 평가 수소화된 비정질 실리콘은 저온 공정이 가능하고 낮은 비용 및 높은 uniformity 를 가지고 있기 때문에 현재 대형 디스플레이 매우 적합한 소자이다. 그러므로, AMCLD 및 image sensor ...
PART 1. 집적회로 적용을 위한 수소화된 비정질 실리콘박막 트랜지스터의 신뢰성 평가 수소화된 비정질 실리콘은 저온 공정이 가능하고 낮은 비용 및 높은 uniformity 를 가지고 있기 때문에 현재 대형 디스플레이 매우 적합한 소자이다. 그러므로, AMCLD 및 image sensor 화소 내에 스위칭 소자로 널리 사용되고 있다. 또한, 최근에는 수소화된 비정질 실리콘을 이용한 게이트 드라이버를 패널 내에 집적함으로 해서 bonding process 가 필요 없기 때문에 수율 향상 및 비용 절감하였고 동시에 compact 한 디스플레이를 구현하였다. 하지만, 수소화된 비정질 실리콘은 인가된 전압에 대해 문턱전압이 이동하게 되는 심각한 신뢰성의 문제를 안고 있다. 특히나, 스위칭 소자를 동작시키는 기본적인 구조의 gate driver 의 경우, 큰 기생용량과 높은 동작 전압 (20 ~ 30V)로 인한 출력 전압의 비정상적인 동작 및 문턱 전압의 변화로 인해 짧은 lifetime 을 가지는 단점이 있다. 본 연구에서는 수소화된 비정질 실리콘 박막 트랜지스터의 신뢰성을 분석하고 예측하였고, 이를 이용하여 신뢰성을 향상시킨 새로운 구조의게이트 드라이버를 제작하고 특성을 평가하였다. 새롭게 고안된 게이트 드라이버인 KHU2 는 큰 기생용량에 의한 비정상적인 출력을 막기 위한 pulldown 박막트랜지스터가 교번적으로 동작하기 때문에 비정상적인 출력을 방지할 뿐만 아니라 그것의 문턱전압의 변화 또한 감소시켜 매우 높은 lifetime 을 가진다. 또한, center-offset 구조의 박막트랜지스터를 게이트 드라이버에 적용하였다. Center-offset 구조의 박막트랜지스터는 채널 내에2 μm 의 offset 영역이 있는 구조로 전류-전압 특성은 기본적인 구조의 박막트랜지스터 보다는 낮지만 높은 신뢰성을 가지고 있다. 이러한 center-offset 구조의 박막 트랜지스터를 pull-down 박막트랜지스터에 적용함으로 해서 더욱더 안정적인 동작이 가능한 게이트 드라이버를 고안하였다. 시뮬레이션된 게이트 드라이버의 lifetime 은 center-offset 박막 트랜지스터를 적용하였을 때 3ⅹ108 s 이후에도 문제 없이 동작함을 확인 하였다. PART 2. 집적회로 적용을 위한 SiOG 박막 트랜지스터의 신뢰성 평가 Silicon on glass (SiOG) 기술은 실리콘 웨이퍼를 glass 로 이동시키는 기술로 glass 위에 완벽한 single-crystalline silicon 을 형성할 수 있다. SiOG 박막트랜지스터는 채널 내에 grain-boundary 가 없기 때문에 LTPS 박막트랜지스터에 비해 uniformity 가 상당히 좋고 높은 전계 효과 이동도,낮은 문턱전압을 가지고 있어 저전압 구동이 가능하고 소자의 uniformity 가 중요시되는 AMOLED 및 image sensor 의 driving 소자로서 사용이 가능하다. 본 연구에서는 SiOG 를 이용하여 p 와 n 채널 박막 트랜지스터를 제작하였고 이를 이용하여 SiOG CMOS 회로를 구현하였다. 회로의 기본적인 특성을 확인하기 위하여 CMOS 인버터를 제작하였다. 제작된 CMOS 인버터회로의 VTC 곡선은 ideal CMOS 인버터의 특성을 보였고, 23 단의 CMOS 링오실레이터를 제작하여 CMOS 인버터 회로의 스위칭 속도를 확인 하였다. 측정된 CMOS 인버터 회로의 propagation delay 는 인가전압이 7 V 에서 1.27 ns 로 저전압에서 매우 빠른 동작을 함을 알 수 있다. 이를 바탕으로 하여 CMOS dynamic shift register 를 제작하여 7 V 에서 128 단까지 문제 없이 동작함을 확인 하였다. 또한, 제작된 CMOS SiOG 박막트랜지스터의 신뢰성을 분석하였고 이를 개선하였다. 제작된 CMOS SiOG 박막트랜지스터는 hot carrier 와 self heating stress 에 대해 특히 취약함을 알 수 있었다. 우선 hot carrier stress 의 경우는 p 채널 박막 트랜지스터는 매우 안정적이나 n 채널 박막 트랜지스터는 oncurrent 의 감소가 심각하였다. 이는 높은 drain field 에 의해 drain 근처에서 hole trap 및 defect state creation 이 생기게 되어 potential barrier 가 형성이 되고 최종적으로 on-current 감소를 야기하였다. Long 채널 소자를 사용할 경우 이러한 현상을 줄일 수 있지만 short 채널 소자의 경우는 drain field 를 줄이기 위해 필히 lightly doped drain (LDD) 구조를 사용하여야 한다. 본 실험을 통하여 높은 신뢰성을 가진 n 채널 박막 트랜지스터의 LDD dose (2ⅹ1013 cm-2)를 최적화 하였다. Self heating stress 의 경우는 p 와 n 채널 박막 트랜지스터 모두 신뢰성이 취약하였다. 이는 높은 전류에 의한 채널의 joule heating 에 의해 생긴다. 특히, p 채널 박막 트랜지스터의 경우, hump 효과가 생김을 알 수 있는데 이는 joule heating 에 의해 back side 로의 electron trapping 이 생기고 따라서, back side 에 hole channel (back channel)이 형성되어 생기는 현상으로써 MOSFET 이나 LTPS 의 경우와는 다르게 SiOG 형성 시 alkali ion 들이 barrier layer 에 쌓이게 되면서 back side 로의 electron trap 이 쉽게 일어나서 생기는 현상이다. 이러한 self heating 에 의한 소자의 신뢰성을 향상시키기 위하여 본 실험에서는 active layer 를 분할하여 joule heating 에 의한 소자의 신뢰성을 향상시켰다.
PART 1. 집적회로 적용을 위한 수소화된 비정질 실리콘 박막 트랜지스터의 신뢰성 평가 수소화된 비정질 실리콘은 저온 공정이 가능하고 낮은 비용 및 높은 uniformity 를 가지고 있기 때문에 현재 대형 디스플레이 매우 적합한 소자이다. 그러므로, AMCLD 및 image sensor 화소 내에 스위칭 소자로 널리 사용되고 있다. 또한, 최근에는 수소화된 비정질 실리콘을 이용한 게이트 드라이버를 패널 내에 집적함으로 해서 bonding process 가 필요 없기 때문에 수율 향상 및 비용 절감하였고 동시에 compact 한 디스플레이를 구현하였다. 하지만, 수소화된 비정질 실리콘은 인가된 전압에 대해 문턱전압이 이동하게 되는 심각한 신뢰성의 문제를 안고 있다. 특히나, 스위칭 소자를 동작시키는 기본적인 구조의 gate driver 의 경우, 큰 기생용량과 높은 동작 전압 (20 ~ 30V)로 인한 출력 전압의 비정상적인 동작 및 문턱 전압의 변화로 인해 짧은 lifetime 을 가지는 단점이 있다. 본 연구에서는 수소화된 비정질 실리콘 박막 트랜지스터의 신뢰성을 분석하고 예측하였고, 이를 이용하여 신뢰성을 향상시킨 새로운 구조의게이트 드라이버를 제작하고 특성을 평가하였다. 새롭게 고안된 게이트 드라이버인 KHU2 는 큰 기생용량에 의한 비정상적인 출력을 막기 위한 pulldown 박막트랜지스터가 교번적으로 동작하기 때문에 비정상적인 출력을 방지할 뿐만 아니라 그것의 문턱전압의 변화 또한 감소시켜 매우 높은 lifetime 을 가진다. 또한, center-offset 구조의 박막트랜지스터를 게이트 드라이버에 적용하였다. Center-offset 구조의 박막트랜지스터는 채널 내에2 μm 의 offset 영역이 있는 구조로 전류-전압 특성은 기본적인 구조의 박막트랜지스터 보다는 낮지만 높은 신뢰성을 가지고 있다. 이러한 center-offset 구조의 박막 트랜지스터를 pull-down 박막트랜지스터에 적용함으로 해서 더욱더 안정적인 동작이 가능한 게이트 드라이버를 고안하였다. 시뮬레이션된 게이트 드라이버의 lifetime 은 center-offset 박막 트랜지스터를 적용하였을 때 3ⅹ108 s 이후에도 문제 없이 동작함을 확인 하였다. PART 2. 집적회로 적용을 위한 SiOG 박막 트랜지스터의 신뢰성 평가 Silicon on glass (SiOG) 기술은 실리콘 웨이퍼를 glass 로 이동시키는 기술로 glass 위에 완벽한 single-crystalline silicon 을 형성할 수 있다. SiOG 박막트랜지스터는 채널 내에 grain-boundary 가 없기 때문에 LTPS 박막트랜지스터에 비해 uniformity 가 상당히 좋고 높은 전계 효과 이동도,낮은 문턱전압을 가지고 있어 저전압 구동이 가능하고 소자의 uniformity 가 중요시되는 AMOLED 및 image sensor 의 driving 소자로서 사용이 가능하다. 본 연구에서는 SiOG 를 이용하여 p 와 n 채널 박막 트랜지스터를 제작하였고 이를 이용하여 SiOG CMOS 회로를 구현하였다. 회로의 기본적인 특성을 확인하기 위하여 CMOS 인버터를 제작하였다. 제작된 CMOS 인버터회로의 VTC 곡선은 ideal CMOS 인버터의 특성을 보였고, 23 단의 CMOS 링오실레이터를 제작하여 CMOS 인버터 회로의 스위칭 속도를 확인 하였다. 측정된 CMOS 인버터 회로의 propagation delay 는 인가전압이 7 V 에서 1.27 ns 로 저전압에서 매우 빠른 동작을 함을 알 수 있다. 이를 바탕으로 하여 CMOS dynamic shift register 를 제작하여 7 V 에서 128 단까지 문제 없이 동작함을 확인 하였다. 또한, 제작된 CMOS SiOG 박막트랜지스터의 신뢰성을 분석하였고 이를 개선하였다. 제작된 CMOS SiOG 박막트랜지스터는 hot carrier 와 self heating stress 에 대해 특히 취약함을 알 수 있었다. 우선 hot carrier stress 의 경우는 p 채널 박막 트랜지스터는 매우 안정적이나 n 채널 박막 트랜지스터는 oncurrent 의 감소가 심각하였다. 이는 높은 drain field 에 의해 drain 근처에서 hole trap 및 defect state creation 이 생기게 되어 potential barrier 가 형성이 되고 최종적으로 on-current 감소를 야기하였다. Long 채널 소자를 사용할 경우 이러한 현상을 줄일 수 있지만 short 채널 소자의 경우는 drain field 를 줄이기 위해 필히 lightly doped drain (LDD) 구조를 사용하여야 한다. 본 실험을 통하여 높은 신뢰성을 가진 n 채널 박막 트랜지스터의 LDD dose (2ⅹ1013 cm-2)를 최적화 하였다. Self heating stress 의 경우는 p 와 n 채널 박막 트랜지스터 모두 신뢰성이 취약하였다. 이는 높은 전류에 의한 채널의 joule heating 에 의해 생긴다. 특히, p 채널 박막 트랜지스터의 경우, hump 효과가 생김을 알 수 있는데 이는 joule heating 에 의해 back side 로의 electron trapping 이 생기고 따라서, back side 에 hole channel (back channel)이 형성되어 생기는 현상으로써 MOSFET 이나 LTPS 의 경우와는 다르게 SiOG 형성 시 alkali ion 들이 barrier layer 에 쌓이게 되면서 back side 로의 electron trap 이 쉽게 일어나서 생기는 현상이다. 이러한 self heating 에 의한 소자의 신뢰성을 향상시키기 위하여 본 실험에서는 active layer 를 분할하여 joule heating 에 의한 소자의 신뢰성을 향상시켰다.
A-Si:H (Hydrogenated amorphous silicon) technology is very suitable for large area applications because of its low-cost, low temperature processing and better uniformity over large area substrates [1, 2]. Therefore, it’s widely used as a switching device of pixel elements in active matrix liquid cry...
A-Si:H (Hydrogenated amorphous silicon) technology is very suitable for large area applications because of its low-cost, low temperature processing and better uniformity over large area substrates [1, 2]. Therefore, it’s widely used as a switching device of pixel elements in active matrix liquid crystal display (AMLCD) [3], active matrix organic light emitting diode (AMOLED), and image sensors [4]. Figure 1-1 (a) and (b) show the schematic of AMLCD and its timing diagram, respectively. A row of pixels is selected by applying the appropriate select voltage to the select line connecting the TFT gates for that row of pixels. When a row of pixels is selected, desired voltage is applied to each pixel via its data line. When a pixel is selected,a given voltage is applied to that pixel alone and not to any non-selected pixels. Those non-selected pixels should be completely isolated from the voltages circulating through the array for the selected pixels. Ideally, the thin film transistor (TFT) active matrix canbe considered as an array of ideal switches. The operation of this active matrix would be as follows: 1. Appropriate select voltages are applied to the gates of the first row of the TFTs while non-select voltages are applied to the TFT gates in all other pixel rows. 2. Data voltages are applied at the same time to all of the column electrodes to charge each pixel in the selected row to the desired voltage. 3. The select voltage applied to the gates in the first row of TFTs is charged to a nonselect voltage. 4. Steps 1 - 3 are repeated for each succeeding row until all of the rows have been selected and the pixels charged to the desired voltages. All rows should be selected in one frame. Thus, if there are 500 lines and the time to load data into each selected line is 50 μs, then a single scanning period is 25 ms, for a field-scanning rate of 40 Hz. The shift registers are used as gate drivers, which selectively address different rows of pixels in a display array [5]. Figure 1-2 shows the history of the integrated driver of AMLCD. In conventional displays, the gate driver is implemented externally to the displays back plane in crystalline silicon (c-Si) complementary metal oxide semiconductor (CMOS) technology. The off backplane gate drivers necessitate a large number of output pads which means a larger number of level-shifting buffers and thus significantly increasing the cost of manufacturing the driver integrated circuit (IC). These issues can be resolved by integration of gate drivers into the a-Si:H TFT technology along with the display backplane. Recently, integrating driver circuits using a-Si technology has been attracting renewed interests in the field, owing to two major downfalls of the technology: One is the a-Si TFT has low mobility, so the channel width of the TFT should extend to a degree of thousands of microns. The other is the instability of the a-Si TFT. The threshold voltage (Vth) of a-Si:H TFTs shift due to applied bias voltage during operation, leading to reduced circuit lifetime. This insufficiency in the lifetime of circuits [6, 7] has been the critical barrier to prevent the integration of a-Si:H TFT gate drivers from being practical technology [8].As display such as those in cell-phones, laptop computers, and flat-panel TVs, become more ubiquitous, there is a need for even better performance. The performance of the displays is determined by the quality of the silicon film that is deposited on the glass. To improve performance, a-Si:H is being replaced with poly-silicon, which is obtained by melt-mediated crystallization using laser systems, such as eximer laser annealing (ELA) and sequential lateral solidification (SLS) processes [1-4].However, the poly-silicon films attained via the melt-m ediated processes contain high angle grain boundaries, which are detrimental to the TFT performance when they are located in the channel region of the individual TFTs. Since the variation in the TFT performance is detrimental to the image quality of displays such as AMOLED displays [5, 6], there have been several attempts toavoid the grain-boundary-related problems by transferring single crystalline Si layers to the glass substrates [7-9]. The transistors manufactured using the transferred single crystalline Si layers show significantly high electron field-effect mobility and uniformity as shown in Figure 1-1. Furthermore, to support the trend to a more compact product size, designers are integrating classically bulk silicon based components onto the display with TFTs. This is commonly referred to as system-on-glass (SOG) or system-on-panel (SOP). SOP wouldlower the manufacturing costs of the entire product. Cell phones, personal digital assistants, and entertainment systems are examples of applications that would benefit from SOP integration. Advances in SOP technology would be more rapid if the performance (carrier mobility) of TFTs were improved beyond what is currently available in amorphous silicon or low-temperature poly-silicon technology. The goal of this study was to characterize the CMOS silicon on glass (SiOG) TFT based circuits and improve their functional reliability. This technology on which single crystalline silicon films are transferred to glass is known as SiOG and is being developed by Corning Incorporated.
A-Si:H (Hydrogenated amorphous silicon) technology is very suitable for large area applications because of its low-cost, low temperature processing and better uniformity over large area substrates [1, 2]. Therefore, it’s widely used as a switching device of pixel elements in active matrix liquid crystal display (AMLCD) [3], active matrix organic light emitting diode (AMOLED), and image sensors [4]. Figure 1-1 (a) and (b) show the schematic of AMLCD and its timing diagram, respectively. A row of pixels is selected by applying the appropriate select voltage to the select line connecting the TFT gates for that row of pixels. When a row of pixels is selected, desired voltage is applied to each pixel via its data line. When a pixel is selected,a given voltage is applied to that pixel alone and not to any non-selected pixels. Those non-selected pixels should be completely isolated from the voltages circulating through the array for the selected pixels. Ideally, the thin film transistor (TFT) active matrix canbe considered as an array of ideal switches. The operation of this active matrix would be as follows: 1. Appropriate select voltages are applied to the gates of the first row of the TFTs while non-select voltages are applied to the TFT gates in all other pixel rows. 2. Data voltages are applied at the same time to all of the column electrodes to charge each pixel in the selected row to the desired voltage. 3. The select voltage applied to the gates in the first row of TFTs is charged to a nonselect voltage. 4. Steps 1 - 3 are repeated for each succeeding row until all of the rows have been selected and the pixels charged to the desired voltages. All rows should be selected in one frame. Thus, if there are 500 lines and the time to load data into each selected line is 50 μs, then a single scanning period is 25 ms, for a field-scanning rate of 40 Hz. The shift registers are used as gate drivers, which selectively address different rows of pixels in a display array [5]. Figure 1-2 shows the history of the integrated driver of AMLCD. In conventional displays, the gate driver is implemented externally to the displays back plane in crystalline silicon (c-Si) complementary metal oxide semiconductor (CMOS) technology. The off backplane gate drivers necessitate a large number of output pads which means a larger number of level-shifting buffers and thus significantly increasing the cost of manufacturing the driver integrated circuit (IC). These issues can be resolved by integration of gate drivers into the a-Si:H TFT technology along with the display backplane. Recently, integrating driver circuits using a-Si technology has been attracting renewed interests in the field, owing to two major downfalls of the technology: One is the a-Si TFT has low mobility, so the channel width of the TFT should extend to a degree of thousands of microns. The other is the instability of the a-Si TFT. The threshold voltage (Vth) of a-Si:H TFTs shift due to applied bias voltage during operation, leading to reduced circuit lifetime. This insufficiency in the lifetime of circuits [6, 7] has been the critical barrier to prevent the integration of a-Si:H TFT gate drivers from being practical technology [8].As display such as those in cell-phones, laptop computers, and flat-panel TVs, become more ubiquitous, there is a need for even better performance. The performance of the displays is determined by the quality of the silicon film that is deposited on the glass. To improve performance, a-Si:H is being replaced with poly-silicon, which is obtained by melt-mediated crystallization using laser systems, such as eximer laser annealing (ELA) and sequential lateral solidification (SLS) processes [1-4].However, the poly-silicon films attained via the melt-m ediated processes contain high angle grain boundaries, which are detrimental to the TFT performance when they are located in the channel region of the individual TFTs. Since the variation in the TFT performance is detrimental to the image quality of displays such as AMOLED displays [5, 6], there have been several attempts toavoid the grain-boundary-related problems by transferring single crystalline Si layers to the glass substrates [7-9]. The transistors manufactured using the transferred single crystalline Si layers show significantly high electron field-effect mobility and uniformity as shown in Figure 1-1. Furthermore, to support the trend to a more compact product size, designers are integrating classically bulk silicon based components onto the display with TFTs. This is commonly referred to as system-on-glass (SOG) or system-on-panel (SOP). SOP wouldlower the manufacturing costs of the entire product. Cell phones, personal digital assistants, and entertainment systems are examples of applications that would benefit from SOP integration. Advances in SOP technology would be more rapid if the performance (carrier mobility) of TFTs were improved beyond what is currently available in amorphous silicon or low-temperature poly-silicon technology. The goal of this study was to characterize the CMOS silicon on glass (SiOG) TFT based circuits and improve their functional reliability. This technology on which single crystalline silicon films are transferred to glass is known as SiOG and is being developed by Corning Incorporated.
주제어
#Hydrogenated Amorphous Silicon TFTs Silicon on Glass TFTs
학위논문 정보
저자
최재원
학위수여기관
경희대학교 대학원
학위구분
국내박사
학과
정보디스플레이전공
지도교수
장진
발행연도
2010
총페이지
xiii, 155 p.
키워드
Hydrogenated Amorphous Silicon TFTs Silicon on Glass TFTs
※ AI-Helper는 부적절한 답변을 할 수 있습니다.