최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기메모리 공정의 발전에 따라 집적도가 증가하고 저전력을 위해 동작 전압이 감소함에 따 라, 지금까지는 크게 고려하지 않아도 되었던 소프트 에러로 인한 신뢰도 문제가 대두되 었다. 소프트 에러는 공정의 패키징 과정에서 발생하는 알파 파티클이나 우주선(cosmic ray)이 대기와 반응하여 발생하는 고 에너지 중성자로 인한 일시적인 오류이다. 현재의 deep sub-micron 공정에서, SRAM의 중성자로 인한 다중 비트 오류(MBU)는 공 정 집적도가 증가함에 따라 기하급수적으로 증가하고 있다. 현재 일반적으로 ...
저자 | 최재승 |
---|---|
학위수여기관 | 연세대학교 대학원 |
학위구분 | 국내석사 |
학과 | 전기전자공학과 |
지도교수 | 이용석 |
발행연도 | 2011 |
총페이지 | vi, 81장 |
키워드 | 소프트 에러 SEC-DED-DAEC 코드 SEC-DED-DAEC-TAEC 코드 이진 선형 이진선형블록코드 soft error SEC-DED-DAEC SEC-DED-DAEC-TAEC SRAM binary linear block code |
언어 | kor |
원문 URL | http://www.riss.kr/link?id=T12409230&outLink=K |
정보원 | 한국교육학술정보원 |
*원문 PDF 파일 및 링크정보가 존재하지 않을 경우 KISTI DDS 시스템에서 제공하는 원문복사서비스를 사용할 수 있습니다.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.