초록 ▼

용어보기논문에서 용어와 풀이말을 자동 추출한 결과로, 시범 서비스 중입니다. AI-Helper

본 논문에서는 신뢰성을 높이기 위해 180-nm SOI RF CMOS 공정을 이용하여 설계하고 제안하는 새로운 구조의 전력증폭기를 주제로 다루고 있다. 기존의 신뢰성을 높이기 위해 다수의 트랜지스터를 쌓아올리는 방법에서 발생할 수 있는 게이트와 드레인 사이의 기생 캐패시턴스의 문제를 해결함과 동시에 캐스코드 구조의 장점을 접목한 구조이다.
제안한 NMOS-Transformer-PMOS 전력증폭기는 동작의 신뢰성을 높일 수 있다. NMOS 증폭기와 PMOS 증폭기 각각에 형성되는 가상 ...

본 논문에서는 신뢰성을 높이기 위해 180-nm SOI RF CMOS 공정을 이용하여 설계하고 제안하는 새로운 구조의 전력증폭기를 주제로 다루고 있다. 기존의 신뢰성을 높이기 위해 다수의 트랜지스터를 쌓아올리는 방법에서 발생할 수 있는 게이트와 드레인 사이의 기생 캐패시턴스의 문제를 해결함과 동시에 캐스코드 구조의 장점을 접목한 구조이다.
제안한 NMOS-Transformer-PMOS 전력증폭기는 동작의 신뢰성을 높일 수 있다. NMOS 증폭기와 PMOS 증폭기 각각에 형성되는 가상 접지 노드를 연결하여 하나의 증폭기로 형성하여 각각의 트랜지스터에 전압이 과하게 부가되지 않도록 과전압을 완화시켜 증폭기의 안정적인 구동이 가능하게 만드는 이점이 있다.
CW측정에서 P1dB 출력 전력은 24.79 dBm이었다. 이때 24.2 dB의 이득과 18.83%의 효율을 얻었다. 802.11n 모듈레이션 신호를 입력한 측정에서는 EVM이 3.98% 이하를 만족할 때 이득은 25.34 dB, 출력전력은 17.87 dBm의 결과를 확인했다.

Abstract ▼ AI-Helper

In this work, we propose NMOS-transformer-PMOS structure for power stage of CMOS power amplifier to mitigate the reliability problems between drain and source nodes. The supply voltage of the power stage is divided by the NMOS and PMOS. To verify the feasibility of the proposed structure, we designe...

In this work, we propose NMOS-transformer-PMOS structure for power stage of CMOS power amplifier to mitigate the reliability problems between drain and source nodes. The supply voltage of the power stage is divided by the NMOS and PMOS. To verify the feasibility of the proposed structure, we designed the power amplifier using 180-nm SOI RF CMOS process where six aluminum metal layers.
The measured output P1dB of 24.79 dBm with the PAE of 18.83% and gain of 24.2 dB, saturated output power of 25.42 for CW signal.
Also The power amplifier achieves a saturated output of about 23.43 dBm, a PAE of 15.15% and a EVM of 3.63% at 17.88 dBm output power for 20 MHz bandwidth 9.6-dB-PAPR 64QAM 802.11n signals from 2.4 GHz.