초절전 CMOS 반도체 기술을 위한 스팁스위칭 소자 및 일함수 변인 연구 : Study of Steep Switching Devices and WFV(Work-Function Variation)-induced Random Variation for Ultra-Low Power CMOS Technology원문보기
최근, 반도체 업계의 가장 중요한 이슈 중 하나는 지속적으로 증가하는 complementary metal-oxide-semiconductor (CMOS) 소자의 전력 소모이다. 과거 몇 십 년간, 무어의 법칙에 따라 CMOS의 최소 선 폭을 감소시키며 집적회로의 성능은 성공적으로 향상되어 왔다. 하지만 CMOS 소자의 전력 공급 전압 (VDD)이 최소 선 폭이 감소되는 만큼 빠르게 감소되지 않았기 때문에 집적회로 칩의 전력 소모가 지수함수적으로 증가해왔다. VDD가 감소되지 않은 근본 원인은 바로 metal-oxide-semiconductor field-effect transistor (...
최근, 반도체 업계의 가장 중요한 이슈 중 하나는 지속적으로 증가하는 complementary metal-oxide-semiconductor (CMOS) 소자의 전력 소모이다. 과거 몇 십 년간, 무어의 법칙에 따라 CMOS의 최소 선 폭을 감소시키며 집적회로의 성능은 성공적으로 향상되어 왔다. 하지만 CMOS 소자의 전력 공급 전압 (VDD)이 최소 선 폭이 감소되는 만큼 빠르게 감소되지 않았기 때문에 집적회로 칩의 전력 소모가 지수함수적으로 증가해왔다. VDD가 감소되지 않은 근본 원인은 바로 metal-oxide-semiconductor field-effect transistor (MOSFET) 자체의 근본적인 한계와 공정에서 발생하는 random variation이다. 따라서 본 논문에서는VDD를 감소시켜 초절전 CMOS 반도체 기술을 구현하고자 negative capacitance (NC) FET과 work-function variation (WFV)에 대해 연구했다. Chapter 2에서는, 유기물/강유전체 capacitor에서의 NC 효과를 실험적으로 측정했고 steep switching 소자로써의 NCFET의 가능성을 확인하였다. Chapter 3에서는, MOSFET의 또 다른 대안인 tunnel FET에서의 WFV로 인한 문턱전압 (VTH) variation을 RGG (ratio of average grain size to gate area) 도표를 이용하여 정량적으로 평가하였다. Chapter 4에서는 gate-all-around (GAA) nanowire (NW) FET에서의 WFV로 인한 VTH variation을 연구했다. 또한, FinFET과 비교했을 때, GAA NW FET에서 WFV로 인한 VTH variation이 감소하는 원인을 분석했다. Chapter 5에서는 equivalent oxide thickness (EOT)가 WFV로 인한 VTH variation에 미치는 영향에 대해 연구했다. 그 결과, WFV로 인한 VTH variation을 완화시키기 위해서는 higher-k 기술이 CMOS 반도체 기술에 도입되어야 함을 확인했다.
최근, 반도체 업계의 가장 중요한 이슈 중 하나는 지속적으로 증가하는 complementary metal-oxide-semiconductor (CMOS) 소자의 전력 소모이다. 과거 몇 십 년간, 무어의 법칙에 따라 CMOS의 최소 선 폭을 감소시키며 집적회로의 성능은 성공적으로 향상되어 왔다. 하지만 CMOS 소자의 전력 공급 전압 (VDD)이 최소 선 폭이 감소되는 만큼 빠르게 감소되지 않았기 때문에 집적회로 칩의 전력 소모가 지수함수적으로 증가해왔다. VDD가 감소되지 않은 근본 원인은 바로 metal-oxide-semiconductor field-effect transistor (MOSFET) 자체의 근본적인 한계와 공정에서 발생하는 random variation이다. 따라서 본 논문에서는VDD를 감소시켜 초절전 CMOS 반도체 기술을 구현하고자 negative capacitance (NC) FET과 work-function variation (WFV)에 대해 연구했다. Chapter 2에서는, 유기물/강유전체 capacitor에서의 NC 효과를 실험적으로 측정했고 steep switching 소자로써의 NCFET의 가능성을 확인하였다. Chapter 3에서는, MOSFET의 또 다른 대안인 tunnel FET에서의 WFV로 인한 문턱전압 (VTH) variation을 RGG (ratio of average grain size to gate area) 도표를 이용하여 정량적으로 평가하였다. Chapter 4에서는 gate-all-around (GAA) nanowire (NW) FET에서의 WFV로 인한 VTH variation을 연구했다. 또한, FinFET과 비교했을 때, GAA NW FET에서 WFV로 인한 VTH variation이 감소하는 원인을 분석했다. Chapter 5에서는 equivalent oxide thickness (EOT)가 WFV로 인한 VTH variation에 미치는 영향에 대해 연구했다. 그 결과, WFV로 인한 VTH variation을 완화시키기 위해서는 higher-k 기술이 CMOS 반도체 기술에 도입되어야 함을 확인했다.
Recently, one of the most critical issues in semiconductor industry is ever-increasing power dissipation in complementary metal-oxide-semiconductor (CMOS) devices. In the past few decades, performance of integrated circuit (IC) chips has been successfully improved by scaling the feature size of CMOS...
Recently, one of the most critical issues in semiconductor industry is ever-increasing power dissipation in complementary metal-oxide-semiconductor (CMOS) devices. In the past few decades, performance of integrated circuit (IC) chips has been successfully improved by scaling the feature size of CMOS following Moore’s law. However, power consumption of the IC chips has been exponentially increased because power supply voltage (VDD) of the CMOS devices was not scaled down as fast as the feature size was scaled down. The root causes of non-scalability of the VDD lie on fundamental limit of metal-oxide-semiconductor field-effect transistor (MOSFET) and process-induced random variation. In order to scale the VDD for low power CMOS technology, we study negative capacitance (NC) FET and work-function variation (WFV) in this dissertation. In chapter 2, we experimentally observe NC effect in organic/ferroelectric capacitor, so that we verify the possibility of NCFET as a steep switching device which overcomes the fundamental limit of MOSFET. In chapter 3, WFV-induced threshold voltage variation (VTH) in tunnel FET, which is another promising alternative of MOSFET, is quantitatively estimated using ratio of average grain size to gate area (RGG) plot. In chapter 4, we investigate WFV-induced VTH variation in gate-all-around (GAA) nanowire (NW) FET, and elucidate the physical reason of suppressed WFV-induced VTH variation in GAA NW FET. In chapter 5, we investigate the impact of equivalent oxide thickness (EOT) on WFV-induced VTH variation in multi-gate device. As a result, we confirm that higher-k engineering should be adopted in CMOS technology in order to alleviate WFV-induced VTH variation.
Recently, one of the most critical issues in semiconductor industry is ever-increasing power dissipation in complementary metal-oxide-semiconductor (CMOS) devices. In the past few decades, performance of integrated circuit (IC) chips has been successfully improved by scaling the feature size of CMOS following Moore’s law. However, power consumption of the IC chips has been exponentially increased because power supply voltage (VDD) of the CMOS devices was not scaled down as fast as the feature size was scaled down. The root causes of non-scalability of the VDD lie on fundamental limit of metal-oxide-semiconductor field-effect transistor (MOSFET) and process-induced random variation. In order to scale the VDD for low power CMOS technology, we study negative capacitance (NC) FET and work-function variation (WFV) in this dissertation. In chapter 2, we experimentally observe NC effect in organic/ferroelectric capacitor, so that we verify the possibility of NCFET as a steep switching device which overcomes the fundamental limit of MOSFET. In chapter 3, WFV-induced threshold voltage variation (VTH) in tunnel FET, which is another promising alternative of MOSFET, is quantitatively estimated using ratio of average grain size to gate area (RGG) plot. In chapter 4, we investigate WFV-induced VTH variation in gate-all-around (GAA) nanowire (NW) FET, and elucidate the physical reason of suppressed WFV-induced VTH variation in GAA NW FET. In chapter 5, we investigate the impact of equivalent oxide thickness (EOT) on WFV-induced VTH variation in multi-gate device. As a result, we confirm that higher-k engineering should be adopted in CMOS technology in order to alleviate WFV-induced VTH variation.
주제어
#Negative capacitance FET Ferroelectric MOSFETs FinFET Gate-all-around nanowire MOSFET Random Variation Work-function Variation
학위논문 정보
저자
이영택
학위수여기관
서울시립대학교 대학원
학위구분
국내석사
학과
전자전기컴퓨터공학과
지도교수
신창환
발행연도
2017
총페이지
vi, 72 p.
키워드
Negative capacitance FET Ferroelectric MOSFETs FinFET Gate-all-around nanowire MOSFET Random Variation Work-function Variation
※ AI-Helper는 부적절한 답변을 할 수 있습니다.