공정 기술의 발달에 따라 정전기 방전(Electrostatic discharge) 현상은 집적회로의 신뢰성과 관련된 중요한 문제로 야기 되고 있다. 공정의 발달은 집적회로의 소형화 및 성능 향상을 가져왔지만 이에 반해 정전기 방전 현상에 따른 정상 상태 에서의 오작동 및 파괴는 점점 심각한 문제로 인식되고 있다. 따라서 저전압 application의 증가에 따라 높은 ...
공정 기술의 발달에 따라 정전기 방전(Electrostatic discharge) 현상은 집적회로의 신뢰성과 관련된 중요한 문제로 야기 되고 있다. 공정의 발달은 집적회로의 소형화 및 성능 향상을 가져왔지만 이에 반해 정전기 방전 현상에 따른 정상 상태 에서의 오작동 및 파괴는 점점 심각한 문제로 인식되고 있다. 따라서 저전압 application의 증가에 따라 높은 robustness characteristics 및 latch-up 면역을 가지는 ESD 보호회로의 개발이 필요하다. Silicon Controlled Rectifier(SCR)은 높은 전류 구동능력과 면적 대비 높은 감내 특성을 가지고 있다. 그러나 일반적인 SCR 구조는 N-well과 P-well 사이의 avalanche breakdown 전압에 의해 약 20V 이상의 높은 트리거 전압을 가진다. 또한 SCR 내부에 기생적으로 존재하는 NPN/PNP bipolar transistor의 턴-온 전압이 약 2V 이하의 낮은 홀딩 전압을 가지고 있다. 이러한 문제점으로 인해 SCR을 저전압 집적회로의 ESD 보호회로로 사용할 경우 높은 트리거 전압과 낮은 홀딩 전압에 의한 두 가지 문제점이 해결되어야 한다. 첫째, 높은 트리거 전압은 내부회로의 파괴(일반적으로 gate oxide)를 유발하기 때문에 낮은 supply 전압을 사용하는 집적회로에 적용하기 어렵다. 둘째, 낮은 홀딩 전압으로 인해 overshoot 전압 및 노이즈에 의해 latch-up이 야기되면 내부회로의 동작이 중단되고 ESD 보호회로를 통해 큰 전류가 발생하게 된다. 이러한 문제점을 개선하고 5V 및 12V급 집적회로에 적용 가능한 새로운 구조의 SCR 기반의 ESD 보호회로들을 제안하였다. 제안된 ESD 보호회로는 기존 SCR 기반 ESD 보호회로에 비해 우수한 감내특성과 높은 홀딩 전압 특성을 가진다. 제안된 ESD 보호회로들은 0.18μm BCD(Bipolar-CMOS-DMOS) 공정을 사용하여 제작되었다. 시뮬레이션을 통해 설계 변수에 대한 검증을 하였으며 TLP(Transmission Line Pulse) 측정을 통해 전기적 특성 분석하였다. 또한 고온(300K-500K) 에서의 전기적 특성 분석과 HBM(Hμman body model), MM(Machine model) 측정을 통해 감내 특성을 평가하였다. 높은 홀딩 전압 특성에 의한 레치-업 면역특성을 검증하기 위하여 TLU(Transient Latch-up) test를 수행 하였다. Low Ron and High Holding voltage ESD protection은 11.87V trigger voltage, 5.12V holging voltage, 7.82A It2, 1.06Ω 특성을 가진다. Low Ron and High Holding voltage ESD protection Using Penta well for 5V Application은 9.9V trigger voltage, 5.32V holding voltage, 7.32A It2, 1.05Ω 특성을 가진다. Low Ron and High Holding voltage ESD Protection Using Double triggered Penta well for 5V Applications 은 8.2V trigger voltage, 5.3V Holding voltage, 10.2 It2, 0.33Ω 특성을 가진다. High Holding voltage ESD Protection circuit Using Segment-topology and N+/P+ floating for 12V Application은 18.2V trigger voltage, 14.3V holding voltage, 4A It2, 1.52Ω 특성을 가진다. Whole-Chip All-Directional ESD Protection circuit with SCR-based I/O for 12V Applications은 18.2V trigger voltage, 13.3V holding voltage, 2.5A It2, 3.98Ω 특성을 가진다. 각각의 type별로 설계변수의 최적화를 통하여 5V 및 12V급 집적회로 application에 적용 가능함을 검증하여 IP들을 등록하였다. 이에 따라 제안된 ESD 보호회로들은 우수한 감내특성과 높은 홀딩 전압 특성으로 래치-업 면역성을 가지며 일반적인 ESD 보호회로에 비해 저면적의 효율적인 5V 및 12V 저전압과 고전압 applications 집적회로의 신뢰성을 한층 향상 시킬 수 있을 것으로 기대된다.
공정 기술의 발달에 따라 정전기 방전(Electrostatic discharge) 현상은 집적회로의 신뢰성과 관련된 중요한 문제로 야기 되고 있다. 공정의 발달은 집적회로의 소형화 및 성능 향상을 가져왔지만 이에 반해 정전기 방전 현상에 따른 정상 상태 에서의 오작동 및 파괴는 점점 심각한 문제로 인식되고 있다. 따라서 저전압 application의 증가에 따라 높은 robustness characteristics 및 latch-up 면역을 가지는 ESD 보호회로의 개발이 필요하다. Silicon Controlled Rectifier(SCR)은 높은 전류 구동능력과 면적 대비 높은 감내 특성을 가지고 있다. 그러나 일반적인 SCR 구조는 N-well과 P-well 사이의 avalanche breakdown 전압에 의해 약 20V 이상의 높은 트리거 전압을 가진다. 또한 SCR 내부에 기생적으로 존재하는 NPN/PNP bipolar transistor의 턴-온 전압이 약 2V 이하의 낮은 홀딩 전압을 가지고 있다. 이러한 문제점으로 인해 SCR을 저전압 집적회로의 ESD 보호회로로 사용할 경우 높은 트리거 전압과 낮은 홀딩 전압에 의한 두 가지 문제점이 해결되어야 한다. 첫째, 높은 트리거 전압은 내부회로의 파괴(일반적으로 gate oxide)를 유발하기 때문에 낮은 supply 전압을 사용하는 집적회로에 적용하기 어렵다. 둘째, 낮은 홀딩 전압으로 인해 overshoot 전압 및 노이즈에 의해 latch-up이 야기되면 내부회로의 동작이 중단되고 ESD 보호회로를 통해 큰 전류가 발생하게 된다. 이러한 문제점을 개선하고 5V 및 12V급 집적회로에 적용 가능한 새로운 구조의 SCR 기반의 ESD 보호회로들을 제안하였다. 제안된 ESD 보호회로는 기존 SCR 기반 ESD 보호회로에 비해 우수한 감내특성과 높은 홀딩 전압 특성을 가진다. 제안된 ESD 보호회로들은 0.18μm BCD(Bipolar-CMOS-DMOS) 공정을 사용하여 제작되었다. 시뮬레이션을 통해 설계 변수에 대한 검증을 하였으며 TLP(Transmission Line Pulse) 측정을 통해 전기적 특성 분석하였다. 또한 고온(300K-500K) 에서의 전기적 특성 분석과 HBM(Hμman body model), MM(Machine model) 측정을 통해 감내 특성을 평가하였다. 높은 홀딩 전압 특성에 의한 레치-업 면역특성을 검증하기 위하여 TLU(Transient Latch-up) test를 수행 하였다. Low Ron and High Holding voltage ESD protection은 11.87V trigger voltage, 5.12V holging voltage, 7.82A It2, 1.06Ω 특성을 가진다. Low Ron and High Holding voltage ESD protection Using Penta well for 5V Application은 9.9V trigger voltage, 5.32V holding voltage, 7.32A It2, 1.05Ω 특성을 가진다. Low Ron and High Holding voltage ESD Protection Using Double triggered Penta well for 5V Applications 은 8.2V trigger voltage, 5.3V Holding voltage, 10.2 It2, 0.33Ω 특성을 가진다. High Holding voltage ESD Protection circuit Using Segment-topology and N+/P+ floating for 12V Application은 18.2V trigger voltage, 14.3V holding voltage, 4A It2, 1.52Ω 특성을 가진다. Whole-Chip All-Directional ESD Protection circuit with SCR-based I/O for 12V Applications은 18.2V trigger voltage, 13.3V holding voltage, 2.5A It2, 3.98Ω 특성을 가진다. 각각의 type별로 설계변수의 최적화를 통하여 5V 및 12V급 집적회로 application에 적용 가능함을 검증하여 IP들을 등록하였다. 이에 따라 제안된 ESD 보호회로들은 우수한 감내특성과 높은 홀딩 전압 특성으로 래치-업 면역성을 가지며 일반적인 ESD 보호회로에 비해 저면적의 효율적인 5V 및 12V 저전압과 고전압 applications 집적회로의 신뢰성을 한층 향상 시킬 수 있을 것으로 기대된다.
With the development of process technology, the electrostatic discharge (ESD) phenomenon is being regarded as an important problem related to the reliability of integrated circuits. The development of process technology has miniaturized and improved the performance of integrated circuits, but malfun...
With the development of process technology, the electrostatic discharge (ESD) phenomenon is being regarded as an important problem related to the reliability of integrated circuits. The development of process technology has miniaturized and improved the performance of integrated circuits, but malfunction and breakdown in steady state due to ESD is recognized as serious problem. Furthermore, the increasing low and high voltage applications are necessitating the development of ESD protection circuits with high robustness characteristics and latch-up immunity. The silicon controlled rectifier (SCR) has high current drive capability and high robustness characteristics relative to area. However, the typical SCR structure has a high trigger voltage of 20V or more due to the avalanche breakdown voltage between the N- well and the P- well. Furthermore, the turn-on voltage of NPN/PNP bipolar transistor, which exists parasitically in the SCR, has a low holding voltage of 2V or less. For this reason, in order to use the SCR as an ESD protection circuit for low and high voltage integrated circuits, the following two problems related to a high trigger voltage and a low holding voltage must be solved. First, it is difficult to apply a high trigger voltage to an integrated circuit using a low supply voltage because it causes internal circuit breakdown (generally, gate oxide). Second, if latch-up is caused by overshoot voltage and noise due to a low holding voltage, the internal circuit operation is stopped and a large current is generated through the ESD protection circuit. To solve this problem, we propose SCR-based ESD protection circuits with a new structure applicable to 5V- and 12V-class integrated circuits. The proposed ESD protection circuits have better robustness characteristics and higher holding voltage characteristics than the existing SCR-based ESD protection circuits. The proposed ESD protection circuits were fabricated using the 0.18μm bipolar-CMOS-DMOS (BCD) process. The design variables were verified through simulation and the electrical characteristics were analyzed by transmission line pulse (TLP) measurement. Furthermore, the electrical characteristics were analyzed at high temperatures (300K-500K), and the robustness characteristics were evaluated by human body model (HBM) and machine model (MM) measurements. Furthermore, a transient latch-up (TLU) test was performed to verify the latch-up immunity characteristic by high holding voltage characteristics. The low on-resistance (Ron) and high holding voltage ESD protection has the characteristics of 11.87V trigger voltage, 5.12V holing voltage, 7.82A It2, and 1.06Ω. The low Ron and high holding voltage ESD protection circuit using Penta well for 5V application has the characteristics of 9.9V trigger voltage, 5.32V holding voltage, 7.32A It2, and 1.05Ω. The low Ron and high holding voltage ESD protection circuit using double triggered Penta well for 5V application has the characteristics of 8.2V trigger voltage, 5.3V holding voltage, 10.2 It2, and 0.33Ω. The high holding voltage ESD protection circuit using segment-topology and N+/P+ floating for 12V application has the characteristics of 18.2V trigger voltage, 14.3V holding voltage, 4A It2, and 1.52Ω. The whole-chip all-directional ESD protection circuit with SCR-based I/O for 12V application has the characteristics of 18.2V trigger voltage, 13.3V holding voltage, 2.5A It2, and 3.98Ω. Intellectual property (IP)s were registered after verifying that they are applicable to 5V and 12V integrated circuit applications by optimizing design variables for each type. Therefore, the proposed ESD protection circuits have improved latch-up immunity due to excellent robustness and high holding voltage characteristics. They are expected to improve the reliability of 5V and 12V low- and high-voltage integrated circuits with an efficient area compared to typical ESD protection circuits.
With the development of process technology, the electrostatic discharge (ESD) phenomenon is being regarded as an important problem related to the reliability of integrated circuits. The development of process technology has miniaturized and improved the performance of integrated circuits, but malfunction and breakdown in steady state due to ESD is recognized as serious problem. Furthermore, the increasing low and high voltage applications are necessitating the development of ESD protection circuits with high robustness characteristics and latch-up immunity. The silicon controlled rectifier (SCR) has high current drive capability and high robustness characteristics relative to area. However, the typical SCR structure has a high trigger voltage of 20V or more due to the avalanche breakdown voltage between the N- well and the P- well. Furthermore, the turn-on voltage of NPN/PNP bipolar transistor, which exists parasitically in the SCR, has a low holding voltage of 2V or less. For this reason, in order to use the SCR as an ESD protection circuit for low and high voltage integrated circuits, the following two problems related to a high trigger voltage and a low holding voltage must be solved. First, it is difficult to apply a high trigger voltage to an integrated circuit using a low supply voltage because it causes internal circuit breakdown (generally, gate oxide). Second, if latch-up is caused by overshoot voltage and noise due to a low holding voltage, the internal circuit operation is stopped and a large current is generated through the ESD protection circuit. To solve this problem, we propose SCR-based ESD protection circuits with a new structure applicable to 5V- and 12V-class integrated circuits. The proposed ESD protection circuits have better robustness characteristics and higher holding voltage characteristics than the existing SCR-based ESD protection circuits. The proposed ESD protection circuits were fabricated using the 0.18μm bipolar-CMOS-DMOS (BCD) process. The design variables were verified through simulation and the electrical characteristics were analyzed by transmission line pulse (TLP) measurement. Furthermore, the electrical characteristics were analyzed at high temperatures (300K-500K), and the robustness characteristics were evaluated by human body model (HBM) and machine model (MM) measurements. Furthermore, a transient latch-up (TLU) test was performed to verify the latch-up immunity characteristic by high holding voltage characteristics. The low on-resistance (Ron) and high holding voltage ESD protection has the characteristics of 11.87V trigger voltage, 5.12V holing voltage, 7.82A It2, and 1.06Ω. The low Ron and high holding voltage ESD protection circuit using Penta well for 5V application has the characteristics of 9.9V trigger voltage, 5.32V holding voltage, 7.32A It2, and 1.05Ω. The low Ron and high holding voltage ESD protection circuit using double triggered Penta well for 5V application has the characteristics of 8.2V trigger voltage, 5.3V holding voltage, 10.2 It2, and 0.33Ω. The high holding voltage ESD protection circuit using segment-topology and N+/P+ floating for 12V application has the characteristics of 18.2V trigger voltage, 14.3V holding voltage, 4A It2, and 1.52Ω. The whole-chip all-directional ESD protection circuit with SCR-based I/O for 12V application has the characteristics of 18.2V trigger voltage, 13.3V holding voltage, 2.5A It2, and 3.98Ω. Intellectual property (IP)s were registered after verifying that they are applicable to 5V and 12V integrated circuit applications by optimizing design variables for each type. Therefore, the proposed ESD protection circuits have improved latch-up immunity due to excellent robustness and high holding voltage characteristics. They are expected to improve the reliability of 5V and 12V low- and high-voltage integrated circuits with an efficient area compared to typical ESD protection circuits.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.