선택한 단어 수는 입니다.
최소 단어 이상 선택하여야 합니다.
최소 단어 이상 선택하여야 합니다.
선택한 단어 수는 30입니다.
최대 10 단어까지만 선택 가능합니다.
최대 10 단어까지만 선택 가능합니다.
문제 정의
- 본 연구에서는 0.15㎛급 이하 고집적 CMOS 로직디바이 스의 핵심 공정으로서 채용이 예상되는 니켈모노실리사이드 와 그 외의 니켈실리사이드들에 대한 미세구조 및 기초적 물성연구를 실사하여 양산에 사용 가능한 니켈모노실리사 이드의 제조공정을 확보하고자 하였다.
제안 방법
- 0.15㎛급 이하 고집적 CMOS 로직디바이스의 도전성 실 리사이드로서 채용이 예상되는 니켈모노실리사이드와 그 외의 니켈실리사이드들에 대한 미세구조 및 기초적 물성연구를 실시하여 아래와 같은 결과를 얻었다.
- 스퍼터링 중착법으로 제조된 각 시편을 실온, 대기 중에서 SPM 을 사용하여 5/fln range를 scan하여 표면 조도를 측정하였다. scanning mode는 contact-AFM mode로 하였고, scanner 는 100/m scanner 롤 채용하였으며, cantile - ver는 contact ultralever를 사융하였다. 각 시편마다 씩 측정하여 평균값을 측정하였다.
- scanning mode는 contact-AFM mode로 하였고, scanner 는 100/m scanner 롤 채용하였으며, cantile - ver는 contact ultralever를 사융하였다. 각 시편마다 씩 측정하여 평균값을 측정하였다.
- 시편을 서로 맞붙여 절단한 후 약 20㎛두께까지 Tri- pod를 이용해 연마한고 PIPS (precision ion polishing system) 로 이온 밀링하였다. 또한 TEM장치에 부가되어 있는 EDS장비를 이용하여 실리사이드상의 Ni과 Si양을 측정하여 Ni 실리사이드의 종류를 확인하였다.
- 중착된 Ni/Si시편은 관상로(tube furnace)에서 150~ 1000'C의 온도로 30분간 각각 열처리하여 실리사이드들을 형성시켰다. 이 때의 관상로 내부는 N?분위기로 유지하여 표면산화를 방지하였다. 반응하지 않고 남은 Nie HQ2(4:1)수용액으로 제거하였다.
- 스퍼터링 중착법으로 제조된 각 시편을 실온, 대기 중에서 SPM 을 사용하여 5/fln range를 scan하여 표면 조도를 측정하였다. scanning mode는 contact-AFM mode로 하였고, scanner 는 100/m scanner 롤 채용하였으며, cantile - ver는 contact ultralever를 사융하였다.
- 스퍼터링 증착법으로 제조된 각 시편의 NiSix와 Si기판 의 계면 구조 및 silicides의 두께를 확인하가 위하여 cross -sectional TEM (JEOL 2010, 2Q0kV) 분석을 실시하였다. 시편을 서로 맞붙여 절단한 후 약 20㎛두께까지 Tri- pod를 이용해 연마한고 PIPS (precision ion polishing system) 로 이온 밀링하였다.
- 스퍼터링 증착법으로 제조된 각 시편의 NiSix와 Si기판 의 계면 구조 및 silicides의 두께를 확인하가 위하여 cross -sectional TEM (JEOL 2010, 2Q0kV) 분석을 실시하였다. 시편을 서로 맞붙여 절단한 후 약 20㎛두께까지 Tri- pod를 이용해 연마한고 PIPS (precision ion polishing system) 로 이온 밀링하였다. 또한 TEM장치에 부가되어 있는 EDS장비를 이용하여 실리사이드상의 Ni과 Si양을 측정하여 Ni 실리사이드의 종류를 확인하였다.
- 시편의 열처리 온도에 따른 면저항 값을 확인하기 위하여 four point probe(CMT-SR) 로 면저항을 측정하였다. 측 정범위는 0.
- 5% 였다. 열처리 온도에 따른 생성되는 상에 따라 면저항이 변화를 관측하였다.
대상 데이터
- 비저항이 6.5~UQcm인 직경 4'^-type (100)Si 기판 을 2.5x2.5cm m기로 절단하여 사용하였다. Si기판 표면 에 생성된 자연산화막은 금속을 증착하기 이전에 일련의 세 척작업 (cleaning) 을 거친 후 실온에서 10%HF수용액으로 5분 동안 산처리하여 제거하였고, 제거 직후 스퍼터로 Si기판 위에 Ni을 중착하였다.
성능/효과
- 그림 2 (c) 와 (d) 에는 각각 850℃와 950℃로 열처리한 시편의 미세구조를 보였고 형성된 상은 모두 NiSi?로 예상되었다. 그림 2(b) 와 (c) 로부터 sputter로 제조된 시편에서 잔류 Ni 제거 전, NiSi가 NiSiz로 상변태가 일어나는 온도에서 표면미세구조가 조대해짐을 확인할 수 있었고, 표 1에 나타낸 바와 같이 표면조도가 130# 에서 581 A 으로 약 4배 변 화함을 확인할 수 있었다.
- 1) SPM 을 이용하여 표면조도의 변화룔 측정한 결과 NiSi에서 NiSh로 상변태가 일어남에 따라 잔류 Ni 제거 전 후 모두 유사한 정도로 시편의 표면조도가 4배 정도로 급격히 증가하였다. 이 결과 실제 로직디바이스제조에 NiSi가 NiSi?로 변태하였는지 확인할 수 있는 간접적인 공정보니터 링 방법으로 SPM 의 채용이 효과적임을 알 수 있었다.
- 2) 수직단면 TEM 영상분석과 EDS 분석결과 400℃~700℃ 에서 비교적 평탄한 NiSi를 안정적으로 얻을 수 있음 을 확인하였다. 또한 700℃ 이상에서는 Si 기판과 epitaxial하게 성장하여 스텝을 이루는 NiSk로 상변태됨을 확인하였다.
- 3) Four point probe를 이용하여 면저항을 측정한 결과 니켈실리사이드는 온도별로 3상으로 나타났다. 첫 번째 상 은 150~350'C 열처리 온도범위를 가진 NhSi 상이고, 두 번째 상은 400-700℃ 열처리 온도범위에서 생성되는 NiSi 상이었다.
- 평균 두깨 150A로 생성된 NiSi와 잔류 Ni사이에 약 10A두께의 평 탄한 산화막이 존재하며 이는 열증착직전에 형성된 표면산 화막으로 판단되었다. 따라서 이러한 산화막 SiO2가 존재 함에도 불구하고 Ni이 Sid를 통하여 Si쪽으로 확산 이동 하여 150A±10A두께외 NiSi가 생성되었음을 알 수 있었다. 따라서 NiSi는 표면산화막의 제거공정이 없어도 안정 한 NiSi박막을 형성시킬 수 있는 공정상 이점을 가지고 있었다.
- 2) 수직단면 TEM 영상분석과 EDS 분석결과 400℃~700℃ 에서 비교적 평탄한 NiSi를 안정적으로 얻을 수 있음 을 확인하였다. 또한 700℃ 이상에서는 Si 기판과 epitaxial하게 성장하여 스텝을 이루는 NiSk로 상변태됨을 확인하였다. 또한 80℃이상의 온도에서 열처리시, 잔류 Ni가 산소와 반응하여 NiO산화막을 형성함을 확인하였다.
- 또한 700℃ 이상에서는 Si 기판과 epitaxial하게 성장하여 스텝을 이루는 NiSk로 상변태됨을 확인하였다. 또한 80℃이상의 온도에서 열처리시, 잔류 Ni가 산소와 반응하여 NiO산화막을 형성함을 확인하였다. 이는 실리사이드 공정에서 잔류 Ni의 효과적인 제거를 위해서는 열처리 온도가 800℃ 이하 또는 산소분압이 L5X HLtorr아하의 고진공 분위기가 돠어야 함을 의미한다.
- 상기 결과에 의해 NiSi?로의 상변태를 표면조도의 변화를 관찰하여 간접적으로 확인할 수 있다는 것을 알 수 있었다. 또한 상변태 변화 관찰 시 잔 류 Ni가 존재하여도 동일한 결과를 보이므로 공정 후 잔류 Ni 제거작업 없이 바로 상변태를 확인할 수 있다는 것을 알 수 있었다. 즉 NiSi2 생성 유무의 확인은 SPM을 사용하면 잔류 Ni 제거 공정 전후에도 비파괴적으로 모니터링이 가 능하다는 것을 알 수 있었다.
- 1) SPM 을 이용하여 표면조도의 변화룔 측정한 결과 NiSi에서 NiSh로 상변태가 일어남에 따라 잔류 Ni 제거 전 후 모두 유사한 정도로 시편의 표면조도가 4배 정도로 급격히 증가하였다. 이 결과 실제 로직디바이스제조에 NiSi가 NiSi?로 변태하였는지 확인할 수 있는 간접적인 공정보니터 링 방법으로 SPM 의 채용이 효과적임을 알 수 있었다.
- 마지막 세 번째 상은 700℃이상의 열처리 온도범위에서 생성되는 NiSi? 상이었다. 700'C를 기점으로 고저항의 NiSi?로 변화하므로 저저항 NiSi를 탑재한 반도 체 소자를 위해서는 공정온도를 700℃ 이하로 유지하는 것이 효과적임을 확인하였다.
- 그림 3(c)와 (d) 에는 각각 85CTC와 950℃로 열처리한 시편의 미세구조를 보였고 형성된 상은 모두 Ni%로 예상되었다 그림 3 (b) 와 (c) 에서도 역시 NiSi가 NiSi2로 상변태가 일어나는 온도에서 표면미세구조가 조대해짐을 확인할 수 있었고, 표 2에 나타낸 바와 같이 160A에서 587A으로 약 4배정도 변화함을 확인할 수 있었다. 상기 결과에 의해 NiSi?로의 상변태를 표면조도의 변화를 관찰하여 간접적으로 확인할 수 있다는 것을 알 수 있었다. 또한 상변태 변화 관찰 시 잔 류 Ni가 존재하여도 동일한 결과를 보이므로 공정 후 잔류 Ni 제거작업 없이 바로 상변태를 확인할 수 있다는 것을 알 수 있었다.
- 의 상당히 높은 면저항을 나타내고 NiSi2가 존재하는 영역이다. 이 결과 400-700*C 온 도범위에서 낮은 면저항 값을 갖는 NiSi가 형성됨을 확인할 수 있었고, NiSi의 면저항 값은 약 15Q/sq.값을 갖는 다.
- 또한 상변태 변화 관찰 시 잔 류 Ni가 존재하여도 동일한 결과를 보이므로 공정 후 잔류 Ni 제거작업 없이 바로 상변태를 확인할 수 있다는 것을 알 수 있었다. 즉 NiSi2 생성 유무의 확인은 SPM을 사용하면 잔류 Ni 제거 공정 전후에도 비파괴적으로 모니터링이 가 능하다는 것을 알 수 있었다.
후속연구
- 1m이하에서도 면저항이 커지는 현상이 없고, Ni 과 Si이 1:1로 반응하기 때문에 기존 disilicide 재료에 비해 얇은 실리사이드의 제조가 가능하며 이로 인하여 도펀트 의 재분포 현상을 감소시킬 수 있어 유망한 차세대 실리사 이드 재료로 기대되고 있다.''') 니켈모노실리사이드를 이용하여 고집적 로직디바이스를 제조하면 게이트와 소스/드레 인부가 전기적으로 접촉하는 GSD (gate source drain) short를 방지하고, 후속 건식식각 (dry etch) 시의 선택비가 Si에 대해 높아 전기적 - 공정적으로 안정한 최소설계기준 선폭 0.15㎛급 이하 CMOS 디바이스에서 효과적인 채용이 기대된다. 그러나 니켈모노실리사이드의 경우 공정온도가 700℃이상일 경우 고저항의 NiSiz로 상변태가 일어나 실제 양산용 디바이스에의 적용이 제한되는 문제가 있었다.
- 림 6 의 (b) 의 결과에서, 80bC 이상의 공정조건에서는 열처리 시 잔류 Ni7} 산소와 반응하여 NiO산화막을 형성함을 확인할 수 있었다. 그러므로 니켈실리사이드를 디바이스 제조 공정에 적용 시 후속공정의 열처리 온도가 700℃가 넘지 않도록 공정설계를 할 필요가 있다고 판단되었다. 또한 고 온에서 잔류 Ni이 산소와 반응하여 쉽게 NiO를 형성하기 때문에 니켈 실리사이드를 디바이스 제조공정에 적용하기 위해서는 spacer로서 SiO?보다 SiN, 가 적절할 것으로 예 상되었다.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.