$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

[국내논문] HBM ESD 현상의 혼합모드 과도해석
Mixed-Mode Transient Analysis of HBM ESD Phenomena 원문보기

電子工學會論文誌. Journal of the Institute of Electronics Engineers of Korea. SD, 반도체, v.38 no.1 = no.283, 2001년, pp.1 - 12  

최진영 (홍익대학교 전자전기컴퓨터공학부) ,  송광섭 (홍익대학교 전기공학과)

초록
AI-Helper 아이콘AI-Helper

2차원 소자 시뮬레이터를 이용하는 혼합모드 과도해석을 통해, NMOS 트랜지스터를 ESD 보호용 소자로 사용하는 CMOS 칩에서의 HBM ESD 현상에 대한 과도해석 방법론을 제시하고 HBM 방전 미케니즘에 대해 상세히 분석하였고, 보호용 소자 내에서의 2차항복 현상을 성공적으로 시뮬레이션하여 소자 파괴에 이르는 미케니즘을 설명하였다., 보호용 소자 구조의 변화가 방전 특성에 미치는 영향을 조사하기 위해 DC 해석 결과와 혼합모드 과도해석 결과를 비교 분석하였고, 분석 결과를 근거로 하여 HBM ESD에 보다 견고한 보호용 소자의 구조 설계에 대해 논의하였다.

Abstract ▼ AI-Helper 아이콘AI-Helper

Based on mixed-mode transient analyses utilizing a 2-dimensional device simulator, we have suggested the methodology to analyze the HBM ESD phenomena in CMOS chips utilizing NMOS transistors for ESD protection, and have analyzes the HBM discharge mechanisms in detail. Also the second breakdown chara...

참고문헌 (23)

  1. C. H Diaz, S. M. Kang, and C. Duvvury,'Modeling of electrical overstress in integrated circuit', Kluwer Academic Publishers, 1995 

  2. A Amerasekera and C. Duwury, 'ESD in silicon integrated circuits', JOHN WILEY & SONS, 1995 

  3. A Amerasekera, W. van den Abeelen, L. van Roozendaal, M. Hannemann, and P. Schofield, 'ESD failure modes: characterization, mechanisms, and process influences,' IEEE Trans. Electron Devices, vol. 39, no. 2, pp. 430-436, Feb. 1992 

    상세보기 crossref

  4. T. L. Polgreen and A. Chatterjee, 'Improving the ESD failure threshold of silicided nMOS output transistors by ensuring uniform current flow,' IEEE Trans. Electron Devices, vol. 39, no. 2, pp. 379-388, Feb. 1992 

    상세보기 crossref

  5. A Chatterjee and T. Polgreen, 'A low-voltage triggering SCR for on-chip ESD protection at output and input pads,' IEEE Electron Device Lett., vol. 12, no. 1, pp. 21-22, Jan. 1991 

    상세보기 crossref

  6. J. Z. Chen, A Amerasekera, and T. Vrotsos, 'Bipolar SCR ESD protection circuit for high speed submicron Bipolar/BiCMOS circuits,' IEDM Tech Digest, pp. 337-340, Washington, DC, U.S.A, Dec. 1995 

    crossref

  7. K Mayaram, J.-H. Chern, L. Arledge, and P. Yang, 'Electrothermal simulation tools for analysis and design of ESD protection devices,' IEDM Tech. Digest, pp. 909-912, Washington, DC, U.S.A., Dec. 1991 

    crossref

  8. A Chatterjee, T. Polgreen, and A Amerasekera, 'Design and simulation of a 4KV ESD protection circuit for a $0.8{\mu}m$ BiCMOS process,' IEDM Tech. Digest, pp. 913-916, Washington, DC, U.S.A, Dec. 1991 

  9. A Amerasekera, A Amerasekera, and M.-C. Chang, 'Prediction of ESD robustness in a process using 2-D device simulations,' IEEE IRPS proceedings, pp. 161-167, Atlanta, U.S.A, Mar. 1993 

    crossref

  10. C. Diaz, C. Duwury, and S.-M. Kang, 'Studies of EOS susceptibility in 0.6 urn nMOS ESD I/O protection structures,' EOS/ESD Symposium Proceedings, pp. 83-91, Lake Buena Vista, USA, Sept. 1993 

  11. A Stricker, D. Gloor, and W. Fichtner 'Layout optimization of an ESD-protection n-MOSFET by simulation and measurement,' EOS/ESD Symposium Proceedings, pp. 205-211, Phoenix, U.SA, Sept. 1995 

    crossref

  12. H. Brand and S. Selberherr, 'Two-dimensional simulation of thermal runaway in a nonplanar GTO-thyristor,' IEEE Trans. Electron Devices, vol. 42, no. 12, pp. 2137-2146, Dec. 1995 

    상세보기 crossref

  13. 최진영, 임주섭, '소자 시뮬레이션을 이용한 ESD 보호용 NMOS 트랜지스터의 항복 특성 분석', 전자공학회논문지, 제34권, D편, 제11호, pp. 37-47, 1997년 11월 

  14. ATLASII Framework, Version 4.3.0.R, Silvaco International, 1997 

  15. A Amerasekera, L. van Roozendaal, J. Bruines, and F. Kuper, 'Characterization and modeling of second breakdown in NMOST's for the extraction of ESD-related process and design parameters,' IEEE Trans. Electron Devices, vol. 38, no. 9, pp. 2161-2168, Sept. 1991 

    상세보기 crossref

  16. ML-STD-883C Method 3015.7, DOD, 1989 

  17. B. Krabbenborg, R. Beltman, P. Wolbert, and T. Mouthaan 'Physics of electro-thermal effects in ESD protection devices,' EOS/ESD Symposium Proceedings, pp. 98-103, Las Vegas, USA, Sept. 1991 

  18. C. Russ, H. Gieser, and K Verhaege, 'ESD protection elements during HBM stress tests -Further numerical and experimental results,' EOS/ESD Symposium Proceedings, pp. 96-105, Las Vegas, USA, Sept. 1994 

저자의 다른 논문 :

관련 콘텐츠

이 논문과 함께 이용한 콘텐츠

저작권 관리 안내
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로